Centro de asistencia de PI de interfaces de memoria externa
La página de soporte de la interfaz de memoria externa (EMIF) proporciona el proceso de diseño de principio a fin para FPGAs.
Introducción
El centro de soporte de la interfaz de memoria externa (EMIF) proporciona recursos para dispositivos Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10 y Cyclone® 10.
Encontrará información sobre cómo planificar, diseñar, implementar y verificar las interfaces de memoria externa. También encontrará materiales de depuración, capacitación y otros materiales de recursos en esta página.
Obtenga soporte adicional para el diseño del protocolo de interfaz de FPGA Agilex™ 7, el diseño del protocolo de interfaz de FPGA Agilex™ 5, viajes guiados paso a paso para flujos de desarrollo estándar que muestran los recursos y la documentación críticos clave.
Para otros dispositivos, busque en las Colecciones de asistencia de dispositivos y productos.
1. Selección del dispositivo
Cómo seleccionar un dispositivo
Hay dos herramientas disponibles para ayudarle a seleccionar una FPGA basada en sus requisitos de memoria:
|
Selector de dispositivos EMIF |
Calculadora de especificaciones EMIF |
|---|---|---|
Funciones |
|
|
Asistencia para dispositivos |
|
|
Recursos |
||
Herramientas EMIF |
Descarga el selector de dispositivos EMIF para dispositivos Agilex™ 7, Stratix® 10 o Arria® 10 |
Cómo seleccionar una propiedad intelectual (IP) de memoria externa
Para obtener información sobre las diversas propiedades intelectuales (PI) de memoria disponibles, consulte el siguiente plan de estudios de capacitación en línea:
Curso de Entrenamiento |
Dispositivos compatibles | Descripción |
|---|---|---|
| Introducción a las interfaces de memoria | Agilex™ 7 Series F e I
|
Esta capacitación es la parte 1 de 4. Esta primera parte de la capacitación presenta las opciones de memoria disponibles y describe cómo la arquitectura de estos dispositivos hace posible dicho rendimiento. La serie brinda capacitación adicional a Integración de interfaces de memoria (parte 2), verificación de interfaces de memoria (parte 3) y depuración en chip (parte 4) |
Introducción a las interfaces de memoria IP en dispositivos FPGA |
Agilex™ 5 | Este curso cubre las diferentes opciones de interfaz de memoria externa disponibles, así como las características arquitectónicas y del controlador de memoria dura para Stratix® 10 y Arria® 10 FPGAs. |
| La memoria DDR5 y la IP de la interfaz de memoria | Agilex™ 5 | Esta capacitación incluye una grabación de la "PI de la memoria DDR5 y la interfaz de memoria Ask an Expert". En esta sesión, los ingenieros de FPGA Apps analizan la tecnología de memoria DDR5 y responden preguntas sobre DDR5 y la IP de la interfaz de memoria. |
Interfaces de memoria de alto ancho de banda (HBM2): Introducción, arquitectura |
Stratix® 10 MX | Este curso cubre los beneficios de integrar la memoria de gran ancho de banda en los dispositivos Stratix® 10 MX FPGA, las características y opciones para el controlador HBM reforzado y cómo generar la PI de HBM2. |
Interfaces de memoria de alto ancho de banda (HBM2) en: Características de HBMC |
Stratix® 10 MX | Este curso cubre las características y opciones para el controlador HBM reforzado y la interfaz Arm* AMBA 4 AXI entre el controlador y la lógica de usuario. |
2. Guías de usuario y documentación
Cómo encontrar información sobre la PI EMIF
Para obtener información acerca de la propiedad intelectual (PI) de la interfaz de memoria externa (EMIF), consulte las siguientes guías del usuario de PI de interfaces de memoria externa:
- Consulte la sección "Guías del usuario"
| Tipo de contenido | Agilex™ 7 Series F e I |
Agilex™ 7 Serie M |
Dispositivos Agilex™ 5 | Stratix® 10 dispositivos | Arria® 10 dispositivos | Cylcone® 10 dispositivos |
|---|---|---|---|---|---|---|
| Guía del usuario de PI | ||||||
| Guía del usuario de ejemplos de diseño | ||||||
| Guía del usuario de FPGA PHY Lite | ||||||
| Guía del usuario de FPGA HBM2 | - | - | - | - | - | |
| Notas | ||||||
| Archivos de anclaje |
3. Generación de PI EMIF
Cómo generar la PI EMIF
Para obtener información detallada sobre los parámetros de propiedad intelectual (IP) de la interfaz de memoria externa (EMIF), consulte las siguientes secciones específicas del protocolo dentro de las siguientes guías de usuario de PI EMIF:
Tema |
Agilex™ 7 Series F e I |
Agilex™ 7 Serie M |
Serie Agilex™ 5 | Stratix® 10 |
Arria® 10 |
Cyclone® 10 |
|---|---|---|---|---|---|---|
Descripciones de los parámetros de la PI de EMIF |
||||||
Nota: Para obtener más información sobre Cómo generar la PI EMIF, consulte las siguientes secciones Guías del usuario y Cursos de formación y videos. |
||||||
Cómo realizar una simulación funcional
| Tema | Agilex™ 7 Series F e I |
Agilex™ 7 Serie M |
Agilex™ 5 | Stratix® 10 | Stratix® 10 MX | Arria® 10 | Cyclone® 10 |
|---|---|---|---|---|---|---|---|
| Simulación de las guías de usuario de la interfaz de memoria externa | Simulación de PI de memoria | ||||||
| Generación de una simulación EMIF Ejemplos de diseño Guías de usuario | Ejemplo de diseño para simulación | Ejemplo de diseño para simulación | Ejemplo de diseño para simulación | Ejemplo de diseño para simulación | Ejemplo de diseño para simulación | Ejemplo de diseño para simulación | Ejemplo de diseño para simulación |
| Nota: Para obtener información sobre cómo verificar un diseño EMIF, consulte la sección "Cursos de formación y vídeo" para el curso "Verificación de IP de interfaces de memoria". | |||||||
Dónde encontrar información sobre FPGA ubicación de los pines y los recursos
Para obtener información detallada sobre los pines de la interfaz de memoria externa (EMIF), consulte las siguientes secciones específicas del protocolo en las siguientes guías del usuario de propiedad intelectual (IP) de EMIF:
Planificador de interfaz
Para obtener información sobre Interface Planner para las asignaciones de ubicación de recursos, consulte la siguiente capacitación en línea.
Curso de Entrenamiento |
Descripción |
|---|---|
Diseño rápido y fácil del sistema de E/S con Interface Planner |
Este curso cubre cómo implementar un plano de planta de recursos de diseño utilizando Interface Planner. Obtenga más información sobre Interface Planner, anteriormente conocido como BluePrint, una herramienta fácil de usar en el software Quartus® Prime Pro Edition que utiliza el poder del instalador para crear un plano de planta legal en minutos. |
Recursos adicionales para PHY Lite para interfaces paralelas
| Tema | Descripción de dispositivo compatible | |
|---|---|---|
| Guía del usuario de PHY Lite para interfaces paralelas FPGA IP |
|
El uso principal de PHY Lite para PIs de interfaces paralelas se utiliza para crear bloques PHY de interfaz de memoria personalizada. Consulte esta guía del usuario para obtener instrucciones sobre cómo interactuar con protocolos como DDR2, LPDDR2, LPDDR, TCAM, Flash, ONFI (modo síncrono) y DDR móvil. El PHY Lite para FPGA IP de interfaces paralelas es adecuado para interfaces paralelas simples. |
4. Diseño y simulación de la placa
Dónde encontrar información sobre la disposición y el diseño de la placa
Para obtener información detallada sobre la distribución y el diseño de la placa de la interfaz de memoria externa (EMIF), consulte las siguientes secciones específicas del protocolo en las siguientes guías del usuario de propiedad intelectual (PI) de EMIF:
Cómo realizar una simulación de placa/canal
Para obtener información sobre cómo medir la interferencia entre símbolos (ISI) y la diafonía de escritura y lectura, la organización de pines de comando, dirección, control y datos, y las restricciones de colocación de bancos de E/S, consulte las siguientes directrices:
Cómo calcular el sesgo de la placa y la pérdida del canal
Hay dos herramientas disponibles para ayudarle a calcular el sesgo de la placa y la pérdida del canal:
Tema |
Herramienta de parámetros de sesgo de la placa |
Herramienta de cálculo de pérdidas de canal |
|---|---|---|
Funciones |
|
|
Apoyo |
|
|
Herramientas |
Dónde encontrar información sobre el cierre de plazos
Para obtener información sobre el cierre de tiempo de la interfaz de memoria externa (EMIF), consulte la siguiente sección de las guías del usuario de propiedad intelectual (IP) de EMIF.
Agilex™ 7 Series F e I |
Agilex™ 7 Serie M |
Serie Agilex™ 5 | Stratix® 10 |
Arria® 10 |
Cyclone® 10 |
|---|---|---|---|---|---|
5. Depuración
Cómo depurar el diseño de la interfaz de mi memoria externa
Para obtener información sobre la depuración de la propiedad intelectual (IP) de la interfaz de memoria externa (EMIF), consulte la siguiente sección de las guías del usuario de PI de EMIF.
| Agilex™ 7 | Agilex™ 5 | Stratix® 10 | Arria® 10 | Cyclone® 10 |
|---|---|---|---|---|
Cómo utilizar el kit de herramientas de depuración EMIF
Instrucciones paso a paso
| Tema | Descripción de dispositivo compatible | |
|---|---|---|
| Guía de Traffic Generator 2.0 | Agilex™ 7 series F e I | El generador de tráfico 2.0 le permite probar y depurar su interfaz de memoria externa a través de patrones de prueba y tráfico personalizables. Consulte la siguiente guía y videos para obtener información detallada sobre cómo utilizar la función Generador de tráfico 2.0. |
| Guía para depurar múltiples interfaces de memoria | Arria® 10 | Para obtener instrucciones paso a paso sobre cómo conectar en cadena varias interfaces de memoria para que sea compatible con el kit de herramientas de depuración EMIF, consulte la siguiente guía del usuario. |
La herramienta principal disponible para la depuración es EMIF Debug Toolkit:
Tema |
Kit de herramientas de depuración EMIF |
|---|---|
Funciones |
|
Apoyo |
|
Accesibilidad |
|
Para obtener información sobre cómo depurar un diseño EMIF, consulta el siguiente plan de estudios de entrenamiento en línea:
Curso de Entrenamiento |
Descripción |
|---|---|
Depuración en chip de IP de interfaces de memoria en dispositivos FPGA |
Este curso cubre cómo realizar la depuración mediante el kit de herramientas EMIF o el kit de herramientas de depuración en chip, cómo utilizar Traffic Generator 2.0 y configurar varios diseños de interfaces de memoria para que sean compatibles con estas herramientas de depuración. |
Dónde encontrar información sobre la optimización del rendimiento del controlador
Para obtener información sobre el desempeño y la eficiencia de los controladores, consulte la siguiente sección de las guías de usuario de propiedad intelectual (IP) de las interfaces de memoria externa (EMIF).
Agilex™ 7 Series F e I |
Agilex™ 7 Serie M |
Stratix® 10 |
Arria® 10 |
Cyclone® 10 |
|---|---|---|---|---|
6. Cursos de formación
Guías de usuario recomendadas adicionales
Para obtener información sobre la propiedad intelectual (PI) de la interfaz de memoria externa (EMIF), consulte las siguientes guías del usuario de PI de EMIF.
Agilex™ 7 Series F e I |
Agilex™ 7 Serie M |
Agilex™ 5 | Stratix® 10 | Arria® 10 |
Cyclone® 10 |
|---|---|---|---|---|---|
Cómo obtener información sobre problemas conocidos relacionados con EMIF
Para obtener información sobre problemas actuales y conocidos relacionados con la PI de EMIF, consulte la base de conocimientos:
Documentación adicional
Una lista completa de FPGA dispositivos y colecciones de productos categorizados por etapas del ciclo de vida del producto.
Cursos de entrenamiento adicionales para interfaces de memoria externa
Para obtener más información, busque los siguientes recursos: Documentación, Cursos de entrenamiento, Videos, Ejemplos de diseño y Base de conocimiento.
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.