Centro de asistencia de IP de PCI Express*

1. Selección del dispositivo

Familia de dispositivos FPGA

Consulte las tablas de la página FPGA IP para PCIe* para la compatibilidad de dispositivos con la cantidad de bloques IP PCI Express reforzados y las configuraciones y características del dispositivo para comprender la compatibilidad con PCIe para FPGAs.

Puede comparar los dispositivos en las tablas y seleccionar el dispositivo adecuado para la implementación del sistema PCIe.

• Tabla de compatibilidad con dispositivos y número de bloques de IP de PCIe hard
• Tabla de compatibilidad de configuraciones y características del dispositivo

2. Guías de usuario y diseños de referencia

Las soluciones de PI de PCIe abarcan la pila de protocolos PCIe reforzada líder en tecnología Altera® que incluye las capas de transacciones y de enlace de datos; y la capa física reforzada, que incluye tanto la conexión al medio físico (PMA) como la subcapa de codificación física (PCS). La Altera® PI PCIe también incluye bloques opcionales, como motores de acceso directo a memoria (DMA) y virtualización de E/S de raíz única (SR-IOV). Para obtener más información, consulte las siguientes guías del usuario:

Guías del usuario de PI

Dispositivos Agilex™ 7

Guías de usuario de PI de F-Tile

• Guía de usuario de FPGA IP de transmisión de Avalon® F-Tile para PCI Express
• IP de FPGA de transmisión AXI para PCI Express*
• Guía de usuario de IP FPGA de conmutador escalable para PCI Express*

Guías de usuario de PI de R-tile

• Guía de usuario de FPGA IP de transmisión de Avalon® R-Tile para PCI Express
• IP de FPGA de transmisión AXI para PCI Express*
• Guía de usuario de IP FPGA de conmutador escalable para PCI Express*

Guías de usuario de IP P-Tile

• Guía de usuario de FPGA IP de transmisión de Avalon P-Tile para PCI Express
  
• Guía de usuario de FPGA IP de memoria mapeada Avalon P-Tile (Avalon-MM) para PCI Express
  
• DMA de varios canales para la guía de usuario de IP de PCI Express
• IP de FPGA de transmisión AXI para PCI Express*
• Guía de usuario de IP FPGA de conmutador escalable para PCI Express*

Dispositivos Agilex™ 5

• Guía de usuario de IP FPGA de transmisión GTS AXI para PCI Express*
• Guía del usuario de IP FPGA DMA escalable Scatter-Gather

Dispositivos Agilex™ 3

• Guía de usuario de IP FPGA de transmisión GTS AXI para PCI Express*

Stratix® 10 dispositivos

Guías de usuario de P-Tile

• Guía de usuario de FPGA IP dura P-Tile Avalon-ST para PCI Express
• Guía de usuario de FPGA IP de memoria mapeada Avalon P-Tile para PCI Express
• DMA de varios canales para la guía de usuario de IP de PCI Express
• Guía de usuario de IP FPGA de conmutador escalable para PCI Express*

Guías de usuario de H-Tile/L-Tile

• DMA de varios canales para la guía de usuario de IP de PCI Express
  
• Guía de usuario de Avalon Memory Mapped (Avalon-MM) Stratix® 10 Hard IP+ para soluciones PCI Express
• Guía de usuario de PI dura de memoria mapeada Stratix® H-Tile/L-Tile Avalon (AvalonMM) para PCI Express
• Guía de usuario de Stratix® 10 Avalon Streaming (Avalon-ST) y virtualización de E/S de raíz única (SR-IOV) para PCI Express Solutions
• Guía del usuario de implementación de Stratix® 10 Configuración a través de protocolo (CvP)

Arria® dispositivos 10 y Cyclone® 10

• Guía de usuario de interfaz de memoria mapeada Avalon (Avalon-MM) de Arria® 10 y Cyclone® 10 GX para PCI Express
  
• Guía de usuario de interfaz DMA de memoria Arria® 10 o Cyclone® 10 GX Avalon (Avalon-MM) para soluciones PCI Express
• Guía de usuario de interfaz Arria® 10 y Cyclone® 10 GX Avalon-ST para PCI Express
• Guía de usuario de la interfaz de transmisión de 10 Arria® Avalon (Avalon-ST) con soluciones PCIe SR-IOV
• Guía del usuario de Quartus® Prime Pro Edition Reconfiguración parcial
• Guía de usuario de inicialización de CvP Arria® 10 y reconfiguración parcial sobre PCI Express

Guías de usuario de ejemplo de diseño

Dispositivos Agilex™ 7

Guías de usuario de ejemplo de diseño F-Tile

• FPGA Guía de usuario de ejemplo de diseño de IP de transmisión de Avalon F-Tile (Avalon-ST) para PCI Express

Guías de usuario de ejemplo de diseño R-tile

• Guía de usuario de ejemplo de diseño de FPGA IP de transmisión de Avalon R-Tile (Avalon-ST) para PCI Express
  

Guías de usuario de ejemplo de diseño P-Tile

• Guía de usuario de ejemplo de diseño de FPGA IP de transmisión de Avalon P-Tile (Avalon-ST) para PCI Express
  
• FPGA Ejemplo de diseño de IP de memoria mapeada Avalon P-Tile (Avalon-MM) para PCI Express
• DMA de varios canales para la guía de usuario de ejemplo de diseño de IP de PCI Express

Dispositivos Agilex™ 5

• Guía de usuario de ejemplo de diseño de IP de FPGA de transmisión GTS AXI para PCI Express*
• Guía de usuario del ejemplo de diseño de IP FPGA DMA escalable Scatter-Gather

Dispositivos Agilex™ 3

• Guía de usuario de ejemplo de diseño de IP de FPGA de transmisión GTS AXI para PCI Express*

Stratix® 10 dispositivos

Guías de usuario de ejemplo de diseño P-Tile

• Guía de usuario de ejemplo de diseño de FPGA IP de transmisión de Avalon P-Tile (Avalon-ST) para PCI Express
  
• FPGA Ejemplo de diseño de IP de memoria mapeada Avalon P-Tile (Avalon-MM) para PCI Express
• DMA de varios canales para la guía de usuario de ejemplo de diseño de IP de PCI Express

Guías de usuario de ejemplo de diseño L/H-Tile

• DMA de varios canales para la guía de usuario de ejemplo de diseño de IP de PCI Express
  
• Guía de usuario de ejemplos de diseño de PI de Stratix® 10 Avalon (Avalon-ST) para PCIe Design Example
• Stratix® Guía de usuario de ejemplos de diseño de PI dura de 10 Avalon -MM para PCIe

Arria® dispositivos 10 y Cyclone® 10

• Guía de usuario de ejemplos de diseño de Arria® 10 y Cyclone® 10 Avalon-ST para IP duro para PCIe
• Guía del usuario de ejemplos de diseño de interfaz Avalon-MM Arria® 10 y Cyclone® 10 para ejemplos de diseño PCIe

Notas de la versión de IP

Dispositivos Agilex™ 7

• Notas de la versión de IP P-Tile para PCI Express IP Core
  
• Notas de la versión de IP de FPGA de transmisión de Avalon® F-Tile para PCIe*
• Notas de la versión de IP FPGA R-Tile para PCI Express* IP Core
• Notas de la versión de DMA de varios canales para IP de PCI Express

Dispositivos Agilex™ 5

• Notas de la versión de IP de FPGA de transmisión GTS AXI para PCI Express*
• Notas de la versión de IP FPGA DMA Scatter-Gather escalable

Dispositivos Agilex™ 3

• Notas de la versión de IP de FPGA de transmisión GTS AXI para PCI Express*

Stratix® 10 dispositivos

• Notas de la versión de IP dura L/H-tile para PCI Express IP Core
  
• Notas de la versión de IP P-Tile para PCI Express IP Core
• Notas de la versión de DMA de varios canales para IP de PCI Express

Arria® dispositivos 10 y Cyclone® 10

• Notas de la versión de IP duro Arria® 10 y Cyclone® 10 para PCI Express IP Core
  

Interfaz PHY para PCI Express (PIPE) que utiliza el núcleo IP PHY nativo del transceptor

También puede implementar solo la capa física de PCIe utilizando el núcleo PI PHY nativo del transceptor y unirla con las capas de protocolo restantes implementadas como lógica soft en el tejido FPGA. Esta lógica suave puede ser su propio diseño o una IP de terceros.

Obtenga más información sobre el núcleo PI PHY nativo del transceptor en el capítulo PIPE de las siguientes guías de usuario:

Stratix® 10 dispositivos

• Guía de usuario de PHY del transceptor L-Tile/H-Tile
  

Arria® 10 dispositivos

• Guía de usuario de PHY del transceptor
  

Cyclone® 10 dispositivos

• Guía de usuario de PHY del transceptor GX
  

Diseños de referencia

Dispositivos Agilex™ 7

• Diseño de referencia de DMA de PCI Express mediante memoria externa

Stratix® 10 dispositivos

• DMA Gen3x16 Avalon-MM con diseño de referencia de memoria interna (AN 881)
  
• Gen3x16 DMA Avalon-MM con diseño de referencia de memoria externa (DDR4) (AN 881)
• Gen3x16 Avalon-MM DMA con diseño de referencia HBM2 (AN 881)
• Gen3x16 utilizando el BFM de Avery para simulación (AN 811)
• Gen3x8 Avalon-MM DMA con memoria interna (Wiki)
• Gen3x8 Avalon -MM DMA con memoria externa DDR3/DDR4 (AN 829)
• DMA Gen3x8 Avalon-MM para la versión heredada de Quartus® (AN 690)
• Reconfiguración parcial de Gen3x8 sobre diseño de referencia de PCI Express (AN 819)

Arria® 10 dispositivos

• Gen3x8 Avalon-MM DMA con memoria DDR3 externa (AN 708)
  
• Diseño de referencia DMA de Avalon-MM Gen3x8 con memoria interna (AN 690)
• Cómo ejecutar Avalon-MM DMA Design Parte 1 (video)
• Cómo ejecutar Avalon-MM DMA Design Parte 2 (video)
• Reconfiguración parcial del hardware del sistema integrado en chip
• Tutorial de reconfiguración parcial de actualización estática - Solo Arria® dispositivo 10 GX (AN 817)
• Reconfiguración parcial jerárquica a través de PCIe (AN 813)
• Tutorial de reconfiguración parcial jerárquica - Solo Arria® dispositivo 10 GX (AN 806)
• Reconfiguración parcial de un diseño: solo Arria® dispositivo 10 GX (AN 797)
• Reconfiguración parcial sobre PCIe (AN 784)
• Puerto raíz PCIe de hasta Gen2x8 con MSI

Cyclone® 10 dispositivos

• Diseño de referencia Gen2x4 DMA - Dispositivo Cyclone® 10 GX (AN 855)
  

Dispositivos heredados

• Diseño de referencia de DMA para dispositivos heredados (AN 456)

Kits de desarrollo

Kit de desarrollo FPGA Stratix® V GX

• AVMM PCIe con acceso directo a memoria (DMA) e interfaz de memoria DDR3
• AN708: Diseño de referencia DMA de PCI Express mediante memoria externa

Kit de desarrollo FPGA Arria® V GT

• AVMM PCIe con DMA e interfaz de memoria en chip
• Gen2x4 AVMM DMA - Arria® V

Kit de inicio Arria® V GX

• AVMM PCIe con DMA e interfaz de memoria en chip

Kit de desarrollo FPGA Cyclone® V GT

• AVMM PCIe con DMA e interfaz de memoria en chip
• Gen2x4 AVMM DMA - Cyclone® V
• AVMM PCIe con DMA e interfaz de memoria en chip (controlador Linux)
• Gen2x4 AVMM DMA - Arria® V
• Gen2x4 AVMM DMA - Cyclone® V

PCIe con diseños de referencia de interfaz de memoria en chip
Kit de desarrollo FPGA Stratix® V GX

• PCIe AVST e interfaz de memoria en chip
• AN456: Diseño de referencia de alto desempeño PCI Express

Kit de desarrollo FPGA Arria® V GT

• PCIe AVST e interfaz de memoria en chip

Kit de desarrollo FPGA Cyclone® V GT

• PCIe AVST e interfaz de memoria en chip

Kit de desarrollo FPGA Stratix® IV GX

• PCIe AVST e interfaz de memoria en chip

Kit de desarrollo FPGA Cyclone® IV GX

• PCIe AVST e interfaz de memoria en chip

Kit de desarrollo FPGA Arria® II GX

• PCIe AVST e interfaz de memoria en chip

Otros elementos y herramientas de garantía de PCIe

• Implementación de MSI-X para PCI Express en Altera dispositivos FPGA

Kit de desarrollo FPGA Stratix® V GX

• Kit de herramientas del transceptor para PI de PCIe reforzada (Gen1x8)
• Kit de herramientas del transceptor para IP de PCIe reforzada (Gen2x8)
• Kit de herramientas del transceptor para IP de PCIe reforzada (Gen3x8)

Recursos adicionales

• Actualización del sistema remoto HPS del sistema integrado en chip Agilex™ 7
• Diseño de referencia de hardware del sistema integrado en chip Arria® 10 que demuestra la reconfiguración parcial
• Depuración remota del sistema del kit de desarrollo de SoC Arria® 10

3. Integración de IP

Consulte la sección Introducción y la sección Diseño físico de la PI física de la guía del usuario del núcleo de PI elegido. También puede consultar los siguientes documentos para obtener más información:

Dispositivos Agilex™ 7

• Guía de usuario de PHY del transceptor E-Tile

Stratix® 10 dispositivos

• Cómo implementar PCI Express (PIPE) en Stratix® sección de transceptores de FPGA 10 de la guía de usuario de PHY del transceptor L- y H-Tile de Stratix®
  
• AN 778: nota de aplicación de uso del transceptor Stratix® 10

Arria® 10 dispositivos

• Cómo implementar PCI Express (PIPE) en la sección de transceptores de Arria® 10 FPGA de la guía de usuario de PHY del transceptor Arria® 10 FPGA
  

Cyclone® 10 dispositivos

• Cómo implementar PCI Express (PIPE) en Cyclone® sección de transceptores FPGA 10 GX de la guía de usuario de PHY del transceptor FPGA Cyclone® 10 GX
  

4. Cursos y videos de capacitación

Cursos de Entrenamiento

• Cursos de entrenamiento de PCIe

5. Depuración

Notas de la versión de Intellectual Property (IP) Core

Dispositivos Agilex™ 7

• Notas de la versión de IP P-Tile para PCI Express IP Core
  
• Notas de la versión de DMA de varios canales para IP de PCI Express

Stratix® 10 dispositivos

• Notas de la versión de DMA de varios canales Stratix® 10 para IP de PCI Express
  
• Notas de la versión de IP dura L/H-tile para PCI Express IP Core
• Notas de la versión de IP P-Tile para PCI Express IP Core

Arria® dispositivos 10 y Cyclone® 10

• Notas de la versión de IP duro Arria® 10 y Cyclone® 10 para PCI Express IP Core
  

Guías de análisis de árbol de fallas

• Guía de análisis de árbol de fallas para solución PCI Express de Arria® 10 dispositivos

Solución de base de conocimientos

• Buscar en la base de conocimientos (dispositivos Agilex™)
• Buscar en base de conocimiento (Stratix® 10 dispositivos)
  
• Buscar en base de conocimiento (Arria® 10 dispositivos)
• Buscar en base de conocimiento (Cyclone® 10 dispositivos)

FPGA Resource Placement Guidelines

• AN 778: nota de aplicación de uso del transceptor Stratix® 10

6. Recursos adicionales

Migración a Stratix® 10 dispositivos

• Migración a Stratix® 10 dispositivos desde Arria® 10 dispositivos para las interfaces DMA de Avalon mm y Avalon mm AN 790
  
• Migración a Stratix® 10 dispositivos para la interfaz de transmisión Avalon AN 791

Lista de integradores de PCIe-SIG

• FPGA productos para el estándar PCIe
• Productos no programables para el estándar PCIe

Para obtener más información, busque los siguientes recursos: Documentación, Cursos de entrenamiento, Videos, Ejemplos de diseño y Base de conocimiento.