Centro de desarrolladores Arria® 10 FPGA

El Centro de desarrolladores de FPGA está organizado en etapas estándar de la industria, lo que le proporciona diversos recursos para completar su diseño Intel® FPGA. Cada paso del diseño se detalla en las subsecciones expandibles con enlaces que le permiten seleccionar y moverse entre las diversas series de dispositivos de la Generación 10.

Centro de diseño de Agilex™ 7 Centro para desarrolladores Stratix® 10 Centro de desarrolladores Arria® 10 Centro de desarrolladores Cyclone® 10 Centro para desarrolladores MAX® 10

1. Información del dispositivo

Documentación

Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de aplicación

Intel® Arria® 10 Manual de E/S de propósito general y estructura básica

Intel Arria 10 Hoja de datos del dispositivo

Descripción general de dispositivos Intel Arria 10

Intel Arria 10 erratas del dispositivo GX/GT y recomendaciones de diseño

Guía de usuario de PHY del transceptor Intel Arria 10

Consideraciones sobre la secuenciación de energía para dispositivos Intel® Cyclone® 10 GX, Intel Arria 10 y Intel® Stratix® 10

Guía del usuario de Intel FPGA I/O Phase-Locked Loop (Intel FPGA IOPLL) IP Core

Guía del usuario de Intel FPGA Chip ID IP Cores

Guía del usuario de PI de interfaces de memoria externa Intel Arria 10

Guía del usuario de ejemplo de diseño IP de interfaces de memoria externa Intel Arria 10

Notas de la versión de Intel Arria 10 External Memory Interface IP Core

Guía del usuario de la herramienta de suministro de energía específica del dispositivo (PDN) 2.0

Guía del usuario de Intel FPGA Voltage Sensor IP Core

Guía del usuario de Early Power Estimator for Intel Arria 10 FPGAs

Guía del usuario de Intel FPGA Temperature Sensor IP Core

Directrices de conexión de pines de la familia de dispositivos Intel Arria 10 GX, GT y SX

Guía del usuario de Intel FPGA Parallel Flash Loader IP Core

Guía del usuario de Intel FPGA ASMI Parallel II IP Core

Guía del usuario de Intel FPGA ASMI Parallel IP Core

Guía del usuario de Intel FPGA Remote Update IP Core
Pautas de implementación de diseño de PHYLite

AN 556: Uso de las características de seguridad de diseño en Intel FPGAs

AN 496: Uso del núcleo IP del oscilador interno

AN 522: Implementación de la interfaz LVDS de bus en familias de dispositivos compatibles Intel FPGA
AN 756: Intel FPGA GPIO a Intel FPGA

AN 711: características de reducción de energía en Intel Arria 10 dispositivos

AN 728: Reconfiguración de Pll de E/S y cambio de fase dinámico para Intel Arria 10 dispositivos

AN 737: Detección y recuperación de SEU en Intel Arria 10 dispositivos

AN 738: Directrices de diseño de dispositivos Intel Arria 10

AN 742: diseños de referencia del controlador PMBus SmartVID

AN 370: Uso del cargador flash en serie Intel FPGA con el software Intel® Quartus® Prime
Ver todos Mostrar menos

Ejemplos de diseño

Diseño de referencia del sensor de temperatura interna Intel Arria10

Reconfiguración de perfil múltiple de Intel Arria 10 IOPLL
Ver todos Mostrar menos
Capacitación y videos
Mitigar alteraciones de evento único en Intel Arria 10 dispositivos
Mitigación de SEU en dispositivos Intel FPGA: etiquetado de jerarquía
Reconfiguración parcial para dispositivos Intel Arria 10: pautas de diseño y requisitos del host
Reconfiguración parcial para dispositivos Intel Arria 10: introducción y asignaciones de proyectos
Reconfiguración parcial para dispositivos Intel Arria 10: archivos de salida y demostración
Reconfiguración parcial para Intel Arria 10 dispositivos: PR IP Core & Project Flow
Acondicionamiento de señal avanzado para transceptores de Intel Arria 10 FPGA
Creación de interfaces con transceptores de alta velocidad Intel Arria 10
Reloj del transceptor de generación 10
Aspectos básicos del transceptor para dispositivos de 20 nm y 28 nm
Videos de dispositivos Intel Arria 10
Ver todos Mostrar menos

Kits de desarrollo

Kit de desarrollo FPGA Intel Arria 10 GX

Kit de desarrollo de integridad de señal de transceptor Intel Arria 10 GX

Kit de desarrollo Intel Arria 10 SoC

Intel® Programmable Acceleration Card (Intel® PAC) con Intel Arria 10 GX FPGA
Ver todos Mostrar menos

Intel FPGA Wiki

Intel Arria 10 ejemplos de diseño básico de LVDS

Sensor de voltaje Intel Arria 10
Ver todos Mostrar menos

2. Protocolos de interfaz

Documentación

Guías del usuario
Interfaz de memoria externa

Guía del usuario de PI de interfaces de memoria externa Intel Arria 10

Guía del usuario de ejemplo de diseño IP de interfaces de memoria externa Intel Arria 10

Guía de usuario de Intel FPGA PHYLite para interfaces paralelas IP Core
Ver todos Mostrar menos

Guías de usuario/Notas de aplicación
Ethernet

Guía del usuario de Intel FPGA núcleo IP de Ethernet de triple velocidad

Guía de usuario de MAC Ethernet 10G de baja latencia Intel FPGA

Guía de usuario de Intel Arria 10 25 Gbps Ethernet IP Core

Guía de usuario de Ethernet 50 Gbps IP Core

Guía de usuario de núcleo IP Ethernet 100 Gbps de baja latencia

Guía de usuario de núcleo IP Ethernet de 40 Gbps de baja latencia

Guía de usuario de PHY del transceptor Intel Arria 10

AN 585: depuración de simulación mediante el banco de pruebas de Ethernet de triple velocidad

AN 647: Ethernet de triple velocidad de un solo puerto y diseño de referencia de chip PHY integrado

AN 735: Intel FPGA Directrices de migración de núcleo IP MAC Ethernet 10G de baja latencia

AN 808: Directrices de migración del Intel Arria 10 al Intel Stratix 10 para un subsistema Ethernet 10G

AN 795: Implementación de directrices para el subsistema Ethernet 10G que utiliza un núcleo IP MAC 10G de baja latencia en dispositivos Intel Arria 10

AN 699: Uso del kit de herramientas de diseño de Ethernet Intel FPGA

AN 701: MAC Ethernet 10G escalable de baja latencia con PHY Intel Arria 10 1G/10G

AN 794: diseño de referencia de MAC Ethernet 10G de baja latencia Intel Arria 10 y PHY XAUI

AN 744: diseño de referencia de Ethernet escalable de triple velocidad para Intel Arria 10 dispositivos
Ver todos Mostrar menos

Guías del usuario
PCI Express*

Intel Arria 10 IP duro para núcleos de IP PCI Express*

Guía de usuario de la interfaz Intel Arria 10 y Intel Cyclone 10 Avalon® -ST para PCIe*

Guía de usuario de la interfaz DMA de Intel Arria 10 o Intel Cyclone 10 Avalon -MM para soluciones PCIe

Guía del usuario de la interfaz Intel Arria 10 y Intel Cyclone 10 Avalon -MM para PCIe

Guía de usuario de interfaz Intel Arria 10 Avalon-ST con soluciones PCIe SR-IOV

Guía de usuario de inicialización de CvP Intel Arria 10 y reconfiguración parcial sobre PCI Express
Ver todos Mostrar menos

Notas de aplicación/Guía del usuario para diseño de referencia

PCI Express: Migración a Intel Stratix 10 desde Intel Arria 10 para las interfaces DMA Avalon-MM y Avalon-MM

Diseño de referencia de DMA de PCI Express mediante memoria externa

Diseño de referencia de alto desempeño de PCI Express
Ver todos Mostrar menos

Guías de usuario/Notas de aplicación
Otra IP serie

Guía del usuario de JESD204B IP Core

Guía de usuario de RapidIO® II IP Core

AN 753: informe de compra de hardware AD6676 de núcleo IP Intel FPGA JESD204B y ADI

AN 749: informe de pago de hardware de Intel FPGA JESD204B IP Core y ADI AD9144

AN 809: características del núcleo IP de SerialLite III y diferencias de interfaz entre Intel Stratix 10, Intel Arria 10 y Intel Stratix V

Características e interfaces de Interlaken IP Core entre los dispositivos Intel Stratix 10, Intel Arria 10 y Intel Stratix V
Ver todos Mostrar menos

Guías del usuario
Procesamiento digital de señales (DSP)

Guía del usuario de LDPC IP Core

Guía del usuario de Intel FPGA_CORDIC IP Core

Guía de BCH IP Core USer

Guía del usuario de FFT IP Core

Guía del usuario de FIR II IP Core

Guía del usuario de Viterbi IP Core

Guía del usuario de Turbo IP Core

Guía del usuario de núcleos IP de punto flotante

Guía del usuario de High-Speed Reed-Solomon IP Core

Guía del usuario de Reed-Solomon II IP Core

Guía del usuario de NCO IP Core

Guía del usuario de Random Number Generator IP Core
Ver todos Mostrar menos

Guías del usuario
Incrustado

Guía del usuario de IP de periféricos integrados
Ver todos Mostrar menos
Guías del usuario
Audio y video
Guía del usuario de Intel® FPGA SDI II IP Core
Ver todos Mostrar menos
Ejemplos de diseño
Interfaz de memoria externa Versión

Intel Arria 10 DDR3 x40 con kit de herramientas de depuración EMIF

15.0
Ver todos Mostrar menos

Guías de usuario de ejemplo de diseño
Ethernet

Guía de usuario de ejemplo de diseño de Ethernet 25G

Guía de usuario de ejemplo de diseño Ethernet 50G

Guía de usuario de ejemplo de diseño de Ethernet 100G de baja latencia

Guía de usuario de diseño de ejemplo Ethernet 40G de baja latencia

Guía de usuario de ejemplo de diseño de MAC Ethernet 10G de baja latencia Intel FPGA para dispositivos Intel Arria 10
Ver todos Mostrar menos

Guías de usuario de ejemplo de diseño
PCI Express*

Guía del usuario de ejemplos de diseño de PI dura Intel Arria 10 y Intel Cyclone 10 Avalon-ST para ejemplos de diseño de PCIe

Guía de usuario de ejemplos de diseño de Intel Arria 10 y Intel Cyclone 10 Avalon -MM para el ejemplo de diseño PCIe
Ver todos Mostrar menos

Guías de usuario de ejemplo de diseño
Otra IP serie

Guía del usuario de ejemplo de diseño de núcleos de PI de JESD204B

Guía del usuario de ejemplo de diseño de Intel FPGA JESD204B para dispositivos Intel Arria 10
Ver todos Mostrar menos

Capacitación y videos
Interfaz de memoria externa

Guía para el estimador de especificaciones de la nueva interfaz de memoria externa (EMIF)

Tutorial del selector de dispositivos de interfaz de memoria externa

Presentamos BluePrint Platform Designer para diseños de interfaces de memoria externa Parte 1 de 2

Presentamos BluePrint Platform Designer para diseños de interfaces de memoria externa Parte 2 de 2

DDR4 Ping Pong PHY

Cómo generar Intel Arria diseño de ejemplo EMIF 10

Creación de varios diseños de memoria Intel Arria 10 con Qsys

Simulación de una interfaz de memoria externa Intel Arria 10

Intel Arria 10 FPGA y SoC EMIF

Cómo implementar la corrección de paquetes en el diseño de interfaces de memoria externa en Intel Stratix 10 y Intel Arria 10

Sincronización de la placa para Intel Arria 10 EMIF IP

Implementación de restricciones excesivas en la interfaz de memoria externa Intel Arria 10

Comprobación automatizada de Intel FPGA interfaces de memoria externa Directrices de diseño de placa

Kit de herramientas de interfaz de memoria externa Intel Arria 10

Ejemplo de generador de tráfico Intel Arria 10 EMIF

Uso del procesador Nios® soft para depurar Intel Arria 10 interfaces de memoria externa

Interfaz de memoria externa Intel Arria 10 Leer y escribir diagrama de ojos 2D

Márgenes de controlador de interfaz de memoria externa Parte 1

Márgenes de controlador de interfaz de memoria externa, parte 2

Cómo desarrollar RLDRAM3 diseño EMIF para el kit de desarrollo Arria 10 y probar el estado de calibración con el kit de herramientas EMIF

Intel FPGA Demostración PHYLite Parte 1

Intel FPGA Demostración PHYLite Parte 2

Creación de interfaces paralelas con Intel FPGA PI PHYLite

Cómo realizar la colocación de pines de grupo para PHYLite IP

Generación de simulación de diseño de ejemplo de PHYLite en ModelSim* en 16.1 con Intel Arria 10

Cómo crear el bloque OCT para búfer E/S de terminación calibrada en Intel FPGA PI PHYLIte

Cómo estimar la latencia de la ruta de entrada y salida de INTE Arria 10 / Intel Stratix 10 PHYLite

Cómo configurar A10 /S10 Intel FPGA restricciones de retraso de entrada y salida PHYLite

Cómo configurar los ajustes de temporización de reconfiguración dinámica de PHYLite IP

Introducción a la IP de interfaces de memoria en dispositivos Intel Arria 10 y Intel Stratix 10

Integración de interfaces de memoria IP en Intel Arria 10 dispositivos

Verificación de la IP de las interfaces de memoria en Intel Arria 10 dispositivos

Depuración en chip de IP de interfaces de memoria en Intel Arria 10 dispositivos
Ver todos Mostrar menos

Diseños de referencia
PCI Express*

Diseño de referencia de DMA de host de memoria Avalon® PCIe* en Intel Arria 10 parte 1

Diseño de referencia de DMA del host de memoria PCIe Avalon en Intel Arria 10 parte 2
Ver todos Mostrar menos

Videos de inicio rápido
Otra IP serie

Video de inicio rápido de Intel FPGA JESD204B IP
Ver todos Mostrar menos

Intel FPGA Wiki
Interfaz de memoria externa

Selector de dispositivos EMIF

Intel Arria 10 diseños de ejemplo EMIF múltiples en Qsys

Guía de la herramienta de herramienta de parámetros de sesgo de placa

Guía de simulación EMIF Intel Arria 10

Generación y modificación de archivos IBIS para Intel Arria 10 EMIF

Cálculo de la pérdida de canal de los resultados del asistente por lotes DDRx

Comprobaciones de diseño EMIF automatizadas

Guía de depuración de hardware EMIF de Intel Arria 10 y Intel Stratix 10

Intel Arria 10 Depuración de múltiples EMIF

GUI de depuración de Intel Arria 10 EMIF
Ver todos Mostrar menos

3. Planificación del diseño

Documentación

Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de aplicación

Guía del usuario de introducción: Intel Quartus Prime Pro Edition

Guía del usuario de Platform Designer (Intel Quartus Prime Pro Edition)

DSP Builder for Intel FPGAs

AN 738: Directrices de diseño de dispositivos Intel Arria 10

AN 763: Directrices de diseño de dispositivos SoC Intel Arria 10
Ver todos Mostrar menos

Diseños de referencia

Diseño de referencia de BluePrint, parte 1

Diseño de referencia BluePrint, parte 2
Ver todos Mostrar menos

Capacitación y videos

Diseño rápido y fácil del sistema de E/S con BluePrint

Presentamos BluePrint Platform Designer para diseños de interfaces de memoria externa Parte 1 de 2

Presentamos BluePrint Platform Designer para diseños de interfaces de memoria externa Parte 2 de 2

Herramienta Intel FPGA EMIF de planificación de pines y recursos (AERP)

Administre E/S de dispositivos con la herramienta Pin Planner en el software Quartus® II
Ver todos Mostrar menos

Intel FPGA Wiki

Recursos de Intel FPGA EMIF y herramienta de planificación de pines

Planificación de pines PHY del transceptor Intel Arria 10
Ver todos Mostrar menos

4. Entrada de diseño

Documentación

El software Intel Quartus Prime Pro Edition ofrece un sintetizador maduro que le permite introducir sus diseños con la máxima flexibilidad. Si es nuevo en estos idiomas, puede usar ejemplos en línea o plantillas integradas para comenzar.

El software Intel Quartus Prime Pro Edition ofrece plantillas Verilog y VHDL de estructuras de uso frecuente. Para obtener más información sobre el uso de estas plantillas, consulte la sección "Uso de plantillas HDL proporcionadas" del manual Intel Quartus Prime Pro Edition.

El software de diseño Intel Quartus Prime también viene con Intel® High Level Synthesis Compiler que sintetiza una función C ++ en una implementación RTL optimizada para productos Intel FPGA.

Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Documentación técnica

Guía del usuario de recomendaciones de diseño: Intel Quartus Prime Pro Edition

Intel High Level Synthesis Compiler Guía introductoria

Intel High Level Synthesis Compiler Guía del usuario

Guía del usuario de Platform Designer: Intel Quartus Prime Pro Edition

Guía del usuario de scripting: Intel Quartus Prime Pro Edition

Libro de cocina de síntesis avanzada

Guía de prácticas recomendadas de Intel High Level Synthesis Compiler

Intel High Level Synthesis Compiler Manual de referencia

Intel High Level Synthesis Compiler notas de la versión

Libro de cocina de síntesis avanzada

Aplicación de los beneficios de la red en una arquitectura de chip a FPGA diseño del sistema
Ver todos Mostrar menos

Ejemplos de diseño

Ejemplos de diseño de Platform Designer

Ejemplo de diseño de tutorial de Platform Designer Pro para Intel Arria 10 FPGA

Ejemplo de diseño de tutorial de Platform Designer para Intel Arria 10 FPGA

Ejemplo de diseño de tutorial de Platform Designer

Ejemplos de VHDL

Ejemplos de Verilog

Intel Quartus ejemplos de diseño
Ver todos Mostrar menos

Capacitación y videos

Uso del software Intel Quartus Prime: Una introducción

Introducción a Verilog HDL

Fundamentos de HDL de Verilog

Técnicas avanzadas de diseño de Verilog HDL

SystemVerilog con el software Quartus II

Aspectos básicos de VHDL

Introducción a Platform Designer

Diseñador de plataformas en el software Intel Quartus Prime Pro Edition

Creación de un diseño de sistema con Platform Designer: Introducción

Uso de la síntesis Spectra-Q en el software Intel Quartus Prime
Ver todos Mostrar menos

Descargas de software

Centro de descargas para todas las versiones del software Intel Quartus Prime
Ver todos Mostrar menos

5. Simulación y verificación

Documentación

Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de aplicación
Guía del usuario de Intel® Quartus® Prime Standard Edition: simulación de terceros

Guía del usuario de Intel® Quartus® Prime Pro Edition: simulación de terceros

Inicio rápido de simulación para ModelSim*-Intel FPGA Edition

Guía del usuario de Avalon® Verification IP Suite

Intel FPGA Instalación y licencia de software

Simulación del modelo a8251 con el software Visual IP

Simulación del modelo a8259 con el software Visual IP

Simulación del modelo Reed-Solomon con el software Visual IP

Simulación del modelo de codificador/decodificador turbo con el software de PI visual
AN 811: Uso de BFM Avery para la simulación PCI Express* Gen3x16 en Intel Stratix 10 dispositivos

AN 720: Simulación del bloque ASMI en su diseño

AN 351: Simulación de diseños de procesadores Nios® II

AN 585: depuración de simulación mediante el banco de pruebas de Ethernet de triple velocidad

Simulación de dispositivos de Intel FPGA con modelos IBIS
Ver todos Mostrar menos
Ejemplos de diseño
Ejemplo de diseño del paquete de propiedad intelectual de verificación Avalon
Ejemplo de diseño de simulación/compilación de instancias triples SDI II Quad
Ver todos Mostrar menos

Capacitación y videos

Diseño de sistema avanzado mediante Qsys: Verificación del sistema con System Console

Diseño avanzado de sistemas con Qsys: simulación de componentes y sistemas

Suite de verificación Avalon®

Verificación de la IP de las interfaces de memoria en Intel Arria 10 dispositivos

Generación de un banco de pruebas con la herramienta de simulación Altera-ModelSim

Simulación de núcleo DDR3 HPS de sistema integrado en chip

Cómo configurar simulaciones RTL en Quartus, Qsys y simuladores de terceros

Simulación de Ping Pong PHY DDR3
Ver todos Mostrar menos

Intel FPGA Wiki

Simulación de diseños con sistemas Qsys de nivel inferior

Guía de simulación EMIF Intel Arria 10

Directrices para la simulación de DDR4

Ejemplo de banco de pruebas de DMA de encadenamiento más simple
Ver todos Mostrar menos

Descargas de software

Intel FPGA herramientas de desarrollo

Intel Quartus Prime Software
Ver todos Mostrar menos

6. Implementación y optimización

Documentación

Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de aplicación

Guía del usuario del compilador: Intel Quartus Prime Pro Edition

Guía del usuario para optimización de diseño: Intel Quartus Prime Pro Edition

Guía del usuario de síntesis de terceros: Intel Quartus Prime Pro Edition

Guía del usuario de limitaciones de diseño: Intel Quartus Prime Pro Edition

Guía del usuario del diseño basado en bloques: Intel Quartus Prime Pro Edition

Guía del usuario de reconfiguración parcial: Intel Quartus Prime Pro Edition

DSP Builder for Intel FPGAs

AN 738: Directrices de diseño de dispositivos Intel Arria 10
Ver todos Mostrar menos

Capacitación y videos

Reutilización de bloques de diseño en el software Intel Quartus Prime Pro

Compilación incremental basada en bloques en el software Intel Quartus Prime Pro: Partición de diseño

Compilación incremental basada en bloques en el software Intel Quartus Prime Pro: Introducción

Compilación incremental basada en bloques en el software Intel Quartus Prime Pro: cierre de tiempo y consejos
Ver todos Mostrar menos

7. Análisis de sincronización

Documentación

Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de aplicación

Descripción general del análisis de sincronización

Guía del usuario de Timing Analyzer: Intel Quartus Prime Pro Edition

Manual de referencia de scripting de Quartus II

Manual de referencia de SDC y TimeQuest API

Libro de cocina de Intel Quartus Prime Timing Analyzer

AN 366: Comprensión del tiempo de salida de E/S para dispositivos Intel FPGA

AN 471: Análisis PLL FPGA de alto desempeño con TimeQuest

AN 433: Restricción y análisis de interfaces sincrónicas de origen

AN 775: Pautas para la generación de información de tiempo de E/S
Ver todos Mostrar menos

Ejemplos de diseño

Ejemplos de diseño del analizador de tiempo
Ver todos Mostrar menos

Capacitación y videos

Introducción al TimeQuest Timing Analyzer
Análisis de sincronización del software Intel® Quartus® Prime Pro – Parte 1: Analizador de tiempo
Análisis de sincronización del software Intel® Quartus® Prime Pro – Parte 2: Colecciones SDC
Análisis de sincronización del software Intel® Quartus® Prime Pro - Parte 3: Restricciones de reloj
Análisis de sincronización del software Intel® Quartus® Prime Pro – Parte 4: Interfaces de E/S
Análisis de sincronización del software Intel® Quartus® Prime Pro – Parte 5: Excepciones de sincronización
Análisis de tiempo: Conferencia
Análisis de tiempo: laboratorios prácticos
Intel® FPGA Cierre de tiempo: Conferencia
Cierre de sincronización de Intel® FPGA: laboratorio práctico
Ver todos Mostrar menos

Intel FPGA Wiki

Interfaces sincrónicas de origen entre Intel FPGAs

Análisis sincrónico de origen con TimeQuest

Restringir las interfaces de entrada de sincronización de origen alineadas con el perímetro en TimeQuest

Interfaces de entrada sincrónica de origen alineadas con el centro de restricciones en TimeQuest

Guía del usuario de TimeQuest

DDR Timing con TimeQuest
Ver todos Mostrar menos

8. Depuración en chip

Documentación

Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de aplicación

Guía del usuario del programador: Intel Quartus Prime Pro Edition

Análisis y depuración de diseños con System Console

Depuración de diseño mediante fuentes y sondas en el sistema

Guía del usuario de herramientas de depuración: Intel Quartus Prime Pro Edition

Guía del usuario de Intel FPGA Virtual JTAG (Intel FPGA_virtual_jtag) IP Core

Análisis y depuración de diseños con System Console

Depuración de software adaptativo FPGA y análisis de desempeño

System Trace Macrocell ofrece los principales beneficios para la depuración del sistema SoC de alto desempeño

Guía del usuario de cable de descarga ByteBlaster II

Guía del usuario de cable de descarga USB Intel FPGA

Intel FPGA Download Cable II Guía del usuario

Guía del usuario del cable de comunicaciones EthernetBlaster

Asistencia para BSDL

AN 827: herramienta unificada para generar archivos de programación

AN 323: Uso de analizadores lógicos integrados SignalTap II en sistemas SOPC Builder, archivos de diseño

AN 446: depuración de sistemas Nios® II con el analizador lógico SignalTap II

AN 799: depuración de diseño de Quick Intel Arria 10 mediante Signal Probe y Rapid Recompile

AN 693: depuración remota de hardware a través de TCP/IP para Intel FPGA SoC

AN 541: Guía de depuración de hardware de SerialLite II

AN 543: Depurar Nios II software mediante el depurador Lauterbach

AN 585: depuración de simulación mediante el banco de pruebas de Ethernet de triple velocidad

AN 624: depuración con la consola del sistema a través de TCP/IP
Ver todos Mostrar menos

Ejemplos de diseño

Intel Arria 10 DDR3 x40 con kit de herramientas de depuración EMIF

Ejemplo de diseño de depuración con la consola del sistema a través de TCP/IP (SCCTCP)

Cómo depurar HPS SPI con SignalTap II
Ver todos Mostrar menos

Capacitación y videos

Depuración de la integridad de la cadena JTAG

Depuración en chip de IP de interfaces de memoria en Intel Arria 10 dispositivos

Descripción general del hardware del sistema integrado en chip: administración del sistema, depuración y periféricos de uso general

Las herramientas de depuración del software Quartus®

Herramienta de depuración de cadena JTAG

Flujo de depuración de fuentes y sondas Quartus en sistemas

Depuración de la consola U-Boot y FDT

Configuración y depuración de licencias flotantes de Quartus

Visores netlist de Quartus II: herramientas que ayudan a analizar y depurar tus diseños

Depuración del sensor de temperatura Intel Arria 10

Uso del procesador Soft Nios® para depurar Intel Arria 10 interfaces de memoria externa

Cómo depurar Intel FPGA problema de sincronización de enlace Ethernet de triple velocidad

Tomas rápidas de señal con SignalProbe en el software Intel FPGA Quartus II

Descripción y utilización de USB Blaster y JTAG para configurar Intel FPGAs

Ejecución del cargador previo de sistema integrado en chip con el depurador ARM* DS-5*

Bucle invertido del transceptor Intel FPGA con fuentes y sondas en el sistema

Técnicas de depuración para sistemas sin software instalado basados en Qsys y Nios
Ver todos Mostrar menos

Intel FPGA Wiki

Aplicaciones de depuración

Cómo depurar HPS SPI con SignalTap II

Kits y placas de desarrollo

Lista de verificación de depuración MegaCore de DisplayPort

Consola del sistema

Lista de verificación de depuración MAC Ethernet 10G de baja latencia

Lista de verificación de depuración de SDI II MegaCore

Lista de verificación de depuración de MAC Ethernet de 10 Gbps

GUI de depuración de Intel Arria 10 EMIF

Intel Arria 10 Depuración de múltiples EMIF
Ver todos Mostrar menos

Descargas de software

Software de programación Intel FPGA

Software Intel FPGA Jam™ STAPL

Información sobre controladores de cables y adaptadores

Software MAX+PLUS® II

Intel FPGA software heredado

Programador independiente de software Intel Quartus Prime

Intel FPGA Software de programador independiente

Intel Quartus Prime Software
Ver todos Mostrar menos

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.