DSP Builder
Descripción general
Características
Proporciona facilidad de uso
- Realiza una migración del diseño con un botón al bloque DSP reforzado de puntos fijos y flotantes de las familias de dispositivos Arria® 10, Stratix® 10 y Agilex™.
- Genere automáticamente proyectos y scripts de verificación para el software de diseño Quartus® Prime, Timing Analyzer, Platform Designer y Questa*-Intel® FPGA Edition.
- Genere tablas de utilización de recursos para sus diseños sin necesidad de realizar una compilación de Quartus® Prime.
Reduce el tiempo para el éxito del diseño
- Realice optimizaciones de síntesis de alto nivel, inserción y equilibrio de canalización automática y mapeo de hardware dirigido.
- Utilice una restricción de reloj del sistema especificada por el diseñador para controlar la canalización automática y el multiplexor/plegado de división temporal.
- Acceda a FFT, FIRs y funciones matemáticas avanzadas altamente configurables.
- Importe RTL a su entorno MATLAB/Simulink de MathWorks para la cosimulación y la generación de código.
- Cree arquitecturas de procesador de unidades lógicas aritméticas (ALU) personalizadas a partir de un diseño de velocidad de datos plana con plegado de ALU.
Comience
Orden requerido de instalación:
- MathWorks MATLAB y Simulink.
- Software de diseño Quartus® Prime.
- Generador de DSP.
Paso 1
DSP Builder requiere el software MathWorks. Descubra cómo agregar su licencia de DSP Builder a su instalación de MATLAB.
Póngase en contacto con MathWorks para obtener una licencia de software de prueba de 30 días.
Integración de herramientas
Simulink (Mathworks)
DSP Builder es interoperable con otros conjuntos de bloques de Simulink. Puedes utilizar el conjunto de bloques básico de Simulink para crear bancos de pruebas interactivos que te permitan comparar el comportamiento de tu diseño de DSP Builder con un resultado de referencia que proporciones.
Software de diseño Quartus® Prime
DSP Builder le permite crear rutas de datos DSP de alta velocidad y alto desempeño con inserción automática de registros de canalización. A continuación, utilice el software de diseño Quartus Prime para completar el proceso de síntesis y lugar y ruta de su dispositivo FPGA objetivo.
Herramienta de diseño de plataformas
DSP Builder crea una interfaz de conducto y un archivo de descripción de componentes (hw.tcl) para cada diseño. DSP Builder crea una interfaz asignada a memoria solo si el diseño contiene bloques de interfaz o bloques de memoria externa. DSP Builder también puede crear una interfaz de streaming Avalon®. El archivo hw.tcl puede exponer el bus del procesador para su conexión en Platform Designer.
Questa*: software Intel® FPGA Edition
Si el ejecutable Questa está en su ruta, puede ejecutar el simulador Questa desde DSP Builder. El flujo automático del banco de pruebas genera y ejecuta un script de prueba que le permite comparar los resultados de la simulación de Simulink con la salida del simulador RTL que simula el HDL generado.
Asistencia
Soporte de documentación
Lea la documentación de DSP para obtener más información.
Asistencia para licencias
Obtenga información de asistencia para licencias en Intel® FPGA Centro de asistencia para licencias.
Núcleos de PI de DSP
Explore las IP de DSP disponibles.
Recursos adicionales
Descargar
Consiga el paquete completo de herramientas de diseño Altera® FPGA.
Licencias
Entérate cómo obtener un archivo de licencia, configurar una licencia, resolver problemas con la licencia o cambiar la información de la licencia.
Comprar
Encuentre distribuidores locales que puedan ayudarlo para comprar software Altera® FPGA.
Entrenamiento
En esta página se enumeran todos los cursos en línea e impartidos por instructores, disponibles actualmente.