Software de diseño Quartus® Prime
El intuitivo entorno de diseño de alto desempeño. Desde la entrada del diseño y la síntesis hasta la optimización, verificación y simulación, el software de diseño Quartus® Prime habilita mayores funcionalidades en dispositivos con varios millones de elementos lógicos, lo que les brinda a los diseñadores la plataforma ideal para aprovechar las oportunidades de diseño de última generación.
Herramienta de diseño de plataformas
Platform Designer es una herramienta de integración de sistemas del software Quartus® Prime que genera automáticamente lógica de interconexión para conectar funciones y subsistemas de propiedad intelectual (PI), de manera que permite ahorrar bastante tiempo y esfuerzo durante el proceso de diseño de FPGAs.
Diseño basado en bloques
Diseñe, implemente y verifique los bloques del núcleo o de la periferia una vez y luego reutilice esos bloques varias veces en diferentes proyectos que utilicen el mismo dispositivo.
Reconfiguración parcial
Reconfigure una parte de la FPGA de manera dinámica mientras el diseño restante de la FPGA sigue en funcionamiento.
Planificador de particiones de diseño
Una partición de diseño es un límite lógico, jerárquico y con nombre, que usted puede asignar a una instancia del diseño. Definir una partición de diseño le permite optimizar y bloquear los resultados de la compilación de los bloques individuales.
Chip Planner
Chip Planner facilita simplificar la planificación de pisos, ya que le permite ver y restringir la lógica del diseño dentro de una pantalla visual de los recursos de chips FPGA. Puede usar Chip Planner para ver y modificar la ubicación lógica, las conexiones y las rutas después de que se ejecuta el ajustador.
Interface Planner
Interface Planner explora la arquitectura periférica de un dispositivo y asigna las interfaces eficientemente. Interface Planner evita las asignaciones ilegales de pines mediante verificaciones de ajustador y de legalidad en tiempo real.
Regiones de bloqueo lógico
Una región de bloqueo lógico es un tipo potente de restricción de ubicación y enrutamiento de la lógica. Puede definir cualquier región arbitraria de los recursos físicos del dispositivo objetivo como región de bloqueo lógico y, después, asignar nodos de diseño y otras propiedades a la región.
Compatibilidad con múltiples procesadores (tiempo de compilación más rápido)
Si se utilizan varios procesadores para la compilación, se pueden lograr tiempos de compilación más rápidos, según la cantidad de núcleos que se utilicen.
IP Base Suite
Intel ofrece licencias de producción completas para algunos de sus núcleos de propiedad intelectual (IP) populares en el Altera® FPGA IP Base Suite, que es gratuita con el software Quartus® Prime y el software Quartus® Prime Pro Edition.
Ajustador (lugar y ruta)
El ajustador del compilador realiza la ubicación y el enrutamiento del diseño. Durante la ubicación y el enrutamiento, el ajustador permite determinar la ubicación y el enrutamiento más adecuados de la lógica en el dispositivo FPGA objetivo.
Retiming de registro
El retiming de registro puede equilibrar las cadenas de registros mediante la resincronización (mudanza) de los registros ALM a los hiperregistros en el tejido de enrutamiento.
Analizador de tiempo
Timing Analyzer es una herramienta de análisis de tiempo tipo ASIC excelente que valida el desempeño del tiempo de toda la lógica del diseño mediante una restricción, un análisis y una metodología de informes estándar de la industria.
Design Space Explorer II
La herramienta Design Space Explorer II le permite encontrar la configuración óptima para el proyecto en función de los objetivos de recursos, el desempeño o la optimización del consumo energético.
Análisis de energía
Las características del análisis del consumo energético incluyen estimadores de energía temprana, calculadora de energía y temperatura Altera® FPGA, y el analizador de energía que le ofrece la posibilidad de calcular el consumo de energía.
Analizador lógico de llave de señal
El analizador lógico Signal Tap captura y muestra el comportamiento de la señal en tiempo real en un diseño de FPGA lo que le permite sondear y depurar el comportamiento de las señales internas durante el funcionamiento normal del dispositivo, sin necesidad de pines de E/S adicionales o equipos de laboratorio externos.
Kit de herramientas del transceptor
El kit de herramientas del transceptor usa tecnología de consola del sistema para permitir a los diseñadores de FPGAs y placas validar la integridad de la señal del enlace del transceptor en un sistema en tiempo real y mejorar el tiempo de arranque de la placa.
Questa*: software Intel® FPGA Edition
Las ediciones de software Questa*-Intel® FPGA y Questa*-Intel® FPGA Starter son versiones del software Siemens EDA Questa* Core destinado a dispositivos Altera® FPGAs.
Herramienta Intel® Advanced Link Analyzer
Intel® Advanced Link Analyzer es una herramienta de análisis de distorsiones y fluctuaciones de enlaces de última generación, que permite evaluar de manera rápida y fácil el desempeño de los enlaces en serie de alta velocidad.
Compilador Intel® HLS
El Intel® HLS Compiler es una herramienta de síntesis de alto nivel (HLS) que considera C++ no temporizado como entrada y genera un código de nivel de transferencia de registros (RTL) de calidad optimizado para las FPGAs Altera®.
DSP Builder para FPGAs Altera®
DSP Builder es una herramienta de diseño de procesamiento de señales digitales que permite que el lenguaje de descripción de hardware genere algoritmos DSP directamente desde el entorno MathWorks Simulink hacia las FPGAs Altera®.
Procesadores softcore Nios® para FPGAs Altera®
Los procesadores softcore Nios® están diseñados específicamente para las FPGAs Altera®. La serie de procesadores softcore es adecuada para una amplia gama de aplicaciones informáticas integradas, desde el procesamiento de señales digitales hasta el control del sistema.
El paquete de desarrollo integrado (EDS) de FPGA de sistema integrado en chip Altera®
El EDS de la FPGA de sistema integrado en chip Altera® es un conjunto de herramientas completo para el desarrollo de software integrado en FPGAs de sistema integrado en chip Altera®. Se compone de herramientas de desarrollo, programas de utilidades, software de tiempo de ejecución y ejemplos de aplicaciones.