Recursos de asistencia de optimización
La optimización del diseño puede ayudarlo a mejorar el desempeño para reducir el uso de recursos, reducir la sincronización y reducir los tiempos de compilación. Recursos de asistencia para la optimización del diseño, la síntesis física y el Explorador de espacios de diseño (DSE).
el software Intel® Quartus® Prime incluye una amplia gama de características que le ayudarán a optimizar su diseño para el área y la sincronización.
- Optimización de la lista de redes de síntesis física para optimizar los diseños más allá del proceso de compilación estándar. La síntesis física ayuda a mejorar el desempeño de su diseño, independientemente de la herramienta de síntesis utilizada.
- DSE automatiza la búsqueda de los ajustes que den los mejores resultados en cualquier diseño individual. DSE explora el espacio de diseño de su diseño, aplica varias técnicas de optimización y analiza los resultados para ayudarlo a descubrir la mejor configuración para su diseño.
- La capacidad de optimización incremental en el software Intel® Quartus® Prime Design Software Pro Edition ofrece una metodología rápida para converger en el inicio de sesión del diseño.
Tabla 1. Documentación de asistencia de optimización
| del capítulo del título de la guía | del | |
|---|---|---|
| Guías del usuario de Intel® Quartus® Prime Pro Edition | Optimización de área | Este capítulo describe las técnicas para reducir el uso de recursos al diseñar dispositivos Intel®. |
| Cierre y optimización de la sincronización |
Este capítulo describe las técnicas para mejorar el desempeño de temporización al diseñar para Intel FPGA dispositivos. | |
| Análisis y optimización del plano de diseño |
Determinar el diseño (colocación) de los elementos de diseño en recursos físicos en el dispositivo FPGA se conoce como floor FPGA y se conoce como floor FPGA carlos. | |
| GUI de conglomerado de chip | La gui Gui Desarbado de chip le ayuda a visualizar y modificar el uso de los recursos de dispositivos para su diseño. A medida que acerca el zoom, el nivel de abstrasición disminuye, revelando más detalles sobre su diseño. | |
| Optimizaciones de la lista de redes y síntesis física | El software Intel® Quartus® Prime ofrece optimizaciones de la lista de conexiones durante la síntesis y la optimización de la síntesis física durante el ajuste, que pueden mejorar el desempeño de su diseño. |
Tabla 2. Recursos de asistencia de optimización
Centros de recursos |
Descripción |
|---|---|
Seguir las pautas de codificación recomendadas puede ser una forma potente de obtener buenos resultados de calidad. Consulte la sección Pautas de diseño y codificación en el Centro de recursos para visores de síntesis y netlist para obtener más información. |
|
Puede utilizar la compilación incremental para reducir los tiempos de compilación y conservar los resultados durante la optimización. |
Tabla 3. Cursos y demostraciones de asistencia de optimización
Título del curso |
Descripción del curso |
|---|---|
| Diseñador Intel® FPGA aficionado | Este plan de aprendizaje le presentará los fundamentos de FPGAs, incluyendo su historia, estructura y dónde encajan en la industria electrónica. También le proporcionará conocimientos para completar su primer diseño FPGA. |
Obtenga más información acerca de las tareas de conglomerado de chip, capas y vistas, y cómo realizar análisis de diseño con una barra de chip. Vea cómo ver las rutas críticas y las estimaciones de tiempo físico. También verá cómo utilizar chip con el fin de realizar un análisis de potencia y ver la congestión de enrutamiento. También aprenderá cómo realizar ecos y trabajar con las asignaciones de planos de planta. |
|
Cierre de sincronización con asesores y exploradores espaciales de diseño Quartus II |
Aprenda a utilizar Intel® Quartus® Prime Pro Design Space Explorer II (DSE) como ayuda para la compilación remota y en paralelo. |
Las mejores prácticas de diseño HDL para el cierre de sincronización |
Aprenda cómo abordar los problemas de cierre de temporización con técnicas de diseño HDL. |
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.