Centro de desarrolladores de placas

El Centro de soluciones de diseño de placas ofrece recursos relacionados con el diseño de placas para FPGAs. El objetivo es ayudarlo a implementar exitosamente PCB de alta velocidad que integren FPGAs y otros elementos.

Esta nota de aplicación proporciona las pautas de diseño de PCB recomendadas para algunas de las opciones de paquetes más complejos que se ofrecen para los dispositivos programables Intel. Los diseñadores también deben consultar las pautas de diseño de placas que están documentadas para la familia de dispositivos específica.

Cada familia FPGA tiene sus propias pautas de conexión de pines. Estas directrices son solo recomendaciones de Intel. Es responsabilidad del diseñador aplicar los resultados de la simulación al diseño y verificar la funcionalidad adecuada del dispositivo.

Intel proporciona hojas de trabajo de revisión de esquemas FPGA destinadas a ayudarlo a revisar su esquema y cumplir con las pautas de Intel. Estas hojas de trabajo se basan en las respectivas pautas para la conexión de pines del dispositivo y otra documentación de Intel a la que se hace referencia correspondiente a las conexiones de pines a nivel de placa que deben tenerse en cuenta al finalizar el esquema.

Las herramientas de análisis de energía de Intel, incluidos los estimadores de energía inicial y el Power Analyzer del software Quartus® Prime, le permiten estimar el consumo de energía desde el concepto inicial del diseño hasta su implementación. A medida que proporciona más detalles sobre las características de diseño, la precisión de la estimación mejora con la tecnología Power Analyzer.

La herramienta de diseño PDN proporciona una manera rápida, precisa e interactiva de determinar el número correcto de condensadores de desacoplamiento para obtener compensaciones óptimas de costo y desempeño.

Intel ofrece una cartera de herramientas de depuración en chip. Las herramientas de depuración en chip permiten la captura en tiempo real de los nodos internos en su diseño para ayudarlo a verificar su diseño rápidamente sin el uso de equipos externos.

Intel proporciona archivos de lenguaje de descripción de exploración de límites (BSDL) para las especificaciones de los estándares IEEE 1149.1, IEEE 1149.6 e IEEE 1532. Los archivos BSDL proporcionan una sintaxis que permite que el dispositivo ejecute pruebas de exploración de límites (BST) y programabilidad en el sistema (ISP).

Un punto de partida para comprender y utilizar rápidamente los productos, los materiales promocionales y los recursos de Intel®.

Tiene varias opciones para la descarga de software, actualizaciones de software y compatibilidad adicional con dispositivos. La opción que elija depende de su velocidad de descarga, los requisitos de diseño y los métodos de instalación.

FPGA Technical Training le ofrece capacitación para ayudarlo a mejorar su ventaja competitiva. Aproveche la interactividad de uno de nuestros cursos presenciales virtuales/guiados por instructor, o la flexibilidad y conveniencia de un curso en línea hoy mismo.

El árbol de energía ilustra el flujo de la fuente de alimentación principal a través de un árbol de convertidores de potencia que convierten la fuente de alimentación principal al voltaje y la corriente necesarios para controlar varias cargas. Cada diseño FPGA tiene requisitos de consumo de energía únicos que requieren un árbol de energía único.

En esta documentación técnica se explica cómo identificar los diversos rieles asociados con los dispositivos Intel®, analizar los requisitos de energía y seleccionar los módulos reguladores de voltaje apropiados. Esta documentación técnica también recorre un ejemplo práctico de diseño.

Muchos de los FPGAs y SoC actuales tienen múltiples rieles de alimentación que deben encenderse en un orden específico y monitorearse durante el tiempo de ejecución para garantizar el funcionamiento adecuado del dispositivo. Para obtener más información, consulte la nota de aplicación del controlador de administración de placa AN 761.

Intel ofrece soluciones para una gran cantidad de protocolos de memoria SDRAM y SRAM convencionales, así como tecnologías de memoria serie, como Hybrid Memory Cube (HMC) y Bandwidth Engine. Nuestras soluciones de interfaz de memoria incluyen opciones de controlador de memoria de alto desempeño, opciones de PHY de memoria y opciones de front-end multipuerto.

Vea las bibliotecas de huella de PCB y los símbolos para Cadence Capture CIS y Allegro Design Entry HDL (Allegro DE-HDL).

Vea las bibliotecas de huella de PCB para las herramientas de diseño de PCB de Mentor Graphics.

Este sitio web contiene archivos descargables que enumeran FPGA descripciones de pin-out. Hay hasta tres tipos de archivos para cada dispositivo: Archivos con formato de documento portátil (.pdf), archivos de texto (.txt) y archivos de Microsoft* Excel (.xls).

Este sitio web proporciona las conexiones de pines recomendadas para cada dispositivo. Nota: Debe aplicar los resultados de la simulación al diseño para verificar la funcionalidad adecuada del dispositivo.

Este sitio web contiene información sobre análisis y estimación de potencia. El análisis de potencia y los primeros estimadores de potencia le permiten estimar el consumo de energía desde el concepto inicial del diseño hasta su implementación.

Este sitio web contiene información sobre el diseño de la red de distribución de energía (PDN). Para cada fuente de alimentación, debe elegir una red de condensadores de desacoplamiento a granel y cerámicos. Si bien puede utilizar la simulación SPICE para simular el circuito, la herramienta de diseño PDN proporciona una forma rápida, precisa e interactiva de determinar el número correcto de condensadores de desacoplamiento para obtener compensaciones óptimas de costo y desempeño.

Este sitio web proporciona información sobre la administración térmica. La administración térmica es una consideración de diseño importante. Los paquetes de dispositivos Intel® están diseñados para minimizar la resistencia térmica y maximizar la disipación de energía. Algunas aplicaciones disipan más energía y requerirán soluciones térmicas externas, incluidos disipadores de calor.

Esta página contiene enlaces a detalles de resistencia térmica y de paquete para todas las familias de dispositivos.

Este sitio web proporciona hojas de trabajo de revisión de esquemas para ayudarlo a revisar su esquema y cumplir con las pautas de diseño.

Este sitio web contiene información sobre los efectos de la línea de transmisión, la discrepancia de impedancia, la atenuación de la señal, la diafonía y las salidas de conmutación simultáneas.

Este sitio web contiene información sobre los kits SPICE para FPGAs. Los kits SPICE para FPGAs proporcionan modelos que admiten una amplia variedad de funciones de E/S en proceso, voltaje y temperatura (PVT).

Este sitio web contiene información sobre los modelos IBIS. El modelo IBIS permite el desarrollo de modelos de dispositivos que preservan la naturaleza propietaria de los diseños de dispositivos de circuitos integrados, mientras que al mismo tiempo proporciona modelos ricos en información para la integridad de la señal y el análisis de compatibilidad electromagnética (EMC).

Este documento es una guía para diseños y diseños de PCB asociados con sistemas de alta velocidad.

Esta nota de aplicación es para diseñadores de PCB que planean usar dispositivos basados en transceptores de alta velocidad y aborda dos temas clave de diseño:

• Selección de material dieléctrico
• Sesgo adicional introducido en pares diferenciales debido a variaciones locales en la constante dieléctrica (Er), resultante del patrón de tejido de fibra de vidrio en un material dieléctrico.

También analiza las diversas estrategias que puede emplear para compensar el efecto de tejido de fibra de vidrio, amplía el conocimiento existente y enumera varios documentos técnicos para obtener información adicional.

Este sitio web le permite descargar la herramienta de parámetros de sesgo de placa. Los resultados de la herramienta de parámetros de sesgo de placa se basan en los retrasos simulados en la traza de la placa de circuito impreso, los retrasos en el paquete del dispositivo (si corresponde) y las fórmulas del Manual de parámetros de las interfaces de memoria externa. La herramienta toma la entrada proporcionada y calcula los parámetros de sesgo.

Este documento lo guía para completar una revisión del diseño de la placa utilizando un FPGA. El contenido técnico se divide en áreas de enfoque, como planos de potencia y apilado, señales críticas, montaje de componentes y conectores.

Bibliotecas de huella de PCB para herramientas de PCB Cadence* Allegro.

Biblioteca de huella (información del paquete físico) de Mentor Graphics* Expedition Tool.

Comience aquí para conocer todas las herramientas, ejemplos, documentación y entrenamiento disponibles para ayudarlo con la introducción de PCB y ayudarlo a depurar su diseño FPGA.

Los archivos BSDL IEEE 1149.1 disponibles en este sitio web se utilizan para BST antes y después de la configuración.

El kit de herramientas EMIF te permite diagnosticar y depurar problemas de calibración y producir informes de márgenes para tu interfaz de memoria externa.

El Kit de herramientas del transceptor ayuda a los diseñadores de FPGA y placas a validar la integridad de la señal del enlace del transceptor en tiempo real en un sistema y a mejorar el tiempo de arranque de la placa. Pruebe la tasa de errores de bit (BER) mientras ejecuta varios enlaces en su velocidad de datos deseada para validar el diseño de su placa.

System Console es una herramienta de depuración de sistema flexible que ayuda a los diseñadores a depurar su diseño rápida y eficientemente, mientras el diseño se ejecuta a máxima velocidad en un FPGA. System Console permite que los diseñadores envíen transacciones de escritura y lectura en el sistema a su Platform Designer (anteriormente Qsys) para aislar e identificar problemas. También proporciona una manera rápida y fácil de revisar los relojes del sistema y monitorear los estados de reinicio, lo cual puede ser particularmente útil durante el arranque de la placa.

Conozca herramientas y modelos de integridad de señal, así como análisis y estimación de energía.

Información sobre el paquete, incluidos los códigos de pedido, el acrónimo del paquete, el material del fotograma de plomo, el acabado del plomo (chapado), la referencia del contorno de JEDEC*, la coplanaridad del plomo, el peso, el nivel de sensibilidad a la humedad y otra información especial. La información de resistencia térmica incluye el recuento de pines del dispositivo, el nombre del paquete y los valores de resistencia.

El manual de la interfaz de memoria externa (EMIF) contiene información y documentación sobre el diseño de la interfaz de memoria externa, la implementación y parametrización de la propiedad intelectual (IP), la simulación, la depuración y mucho más.

Puede utilizar este solucionador de problemas como ayuda para identificar las posibles causas de un intento fallido de configuración de FPGA. Aunque este solucionador de problemas no cubre todos los casos posibles, sí identifica la mayoría de los problemas encontrados durante la configuración.

Una colección completa de documentación de FPGA, videos instructivos, un foro comunitario, cursos de capacitación en línea y una tienda de diseño donde los clientes pueden acceder a una variedad de FPGA ejemplos de diseño. Horas de videos de ingeniero a ingeniero ofrecen un recorrido visual para resolver problemas comunes de diseño.

Este curso de Manufacturing Advantage Services (MAS) comparte las recomendaciones de fabricación de Intel para facilitar la excelencia en la fabricación de nuestros clientes.

Pautas para el manejo de dispositivos J-Lead, QFP, BGA, FBGA y FBGA sin tapa (AN71)

Esta nota de aplicación proporciona pautas para el manejo de dispositivos J-Lead, Quad Flat Pack (QFP) y Ball-Grid Array (BGA, incluido FineLine BGA [FBGA] y el empaquetado FBGA sin tapa) para preservar la calidad de estos dispositivos durante el almacenamiento, envío y transferencia, y para garantizar una soldadura más fácil.

Gestión térmica y manipulación mecánica para dispositivos TCFCBGA de FPGA (AN657)

Esta nota de aplicación proporciona orientación sobre la administración térmica y el manejo mecánico de la matriz de rejilla de bolas de flip chip compuesto térmico (TCFCBGA) para dispositivos FPGA de Arria® V.

Gestión térmica y manipulación mecánica para una matriz de rejilla de bolas flip chip sin tapa (AN659)

Esta nota de aplicación proporciona orientación sobre la administración térmica y el manejo mecánico de la matriz de rejilla de bolas flip chip (FCBGA) sin tapa para dispositivos FPGA.

Pautas para el manejo de Altera paquete de escala de chip de nivel de oblea (WLCSP) (AN752)

Se debe tener el cuidado adecuado al manipular componentes del paquete de escala de chip de nivel de oblea (WLCSP).

Recomendaciones sobre el proceso de ensamblaje de la placa SMT (AN353)

Describe las diferencias entre la soldadura convencional y la soldadura sin plomo. Proporciona pautas y recomendaciones para la soldadura por reflujo de dispositivos Intel® sin plomo.

Desafíos en la fabricación de componentes confiables sin plomo y conformes con RoHS (documento técnico)

Este documento técnico cubre algunas de las modificaciones necesarias y Altera® soluciones de empaque disponibles para cumplir con los requisitos de confiabilidad y usabilidad de los productos sin plomo y que cumplen con la directiva RoHS.