Integridad de la fuente de alimentación
Las técnicas adecuadas de derivación y desacoplamiento mejoran la integridad general de la señal de la fuente de alimentación, lo cual es importante para una operación de diseño confiable. Estas técnicas se vuelven más significativas con el aumento de los requisitos de corriente de la fuente de alimentación, así como el aumento de la distancia desde la fuente de alimentación hasta el punto de carga (generalmente el dispositivo FPGA o CPLD). El tipo de técnicas de derivación y desacoplamiento que los diseñadores deben considerar depende del diseño del sistema y los requisitos de la placa.
Cuando un búfer de salida cambia de estado, por ejemplo, conduciendo un pin de salida de un alto lógico a un bajo lógico, la estructura de salida presenta momentáneamente una ruta de baja impedancia a través de la estructura desde el riel de la fuente de alimentación hasta la tierra. Esta transición de salida hace que la salida se cargue o descargue, lo que requiere que la corriente esté disponible inmediatamente en la carga de salida para alcanzar el nivel de voltaje requerido. Los condensadores de derivación proporcionan localmente la energía almacenada requerida para este transitorio de corriente.
La respuesta transitoria para este sistema de almacenamiento de energía debe cubrir un amplio rango de frecuencia y carga. Por lo tanto, un sistema de almacenamiento debe estar compuesto por una variedad de tipos de condensadores. Los condensadores pequeños con baja inductancia en serie pueden proporcionar corriente rápida para transiciones de alta frecuencia. Los condensadores grandes continúan suministrando corriente después de que los condensadores de alta frecuencia se han agotado de sus reservas de energía. La Figura 1 muestra un sistema típico de almacenamiento de energía diseñado para grandes rangos de frecuencia y carga. Los diseños típicos requieren condensadores con frecuencias que van desde 1 KHz a 500 MHz en tres rangos:
- 0,001 a 0,1 μF
- 47 a 100 μF
- 470 a 3.300 μF
Figura 1. Sistema típico de almacenamiento de energía.
La cantidad de lógica utilizada en el dispositivo y los requisitos de conmutación de salida definen los requisitos de desacoplamiento. Se necesita capacitancia de desacoplamiento adicional a medida que aumenta el número de pines de E/S y la carga capacitiva en los pines. Los diseñadores deben agregar tantos condensadores de desacoplamiento de fuente de alimentación de 0.2 μF como sea posible al VCCINT,VCCIOy pines / planos de tierra. Idealmente, estos pequeños condensadores deben ubicarse lo más cerca posible del dispositivo. Los diseñadores pueden desacoplar cada VCCINT o VCCIO y el par de pines de tierra con un condensador de 0,2 μF. Si un diseño utiliza paquetes de alta densidad, como los paquetes de matriz de rejilla de bolas (BGA), puede ser difícil usar un condensador de desacoplamiento por VCCINT / VCCIO y par de pines de tierra. En tales casos, los diseñadores hacen todo lo posible para usar tantos condensadores de desacoplamiento como lo permita el diseño. Los condensadores de desacoplamiento deben tener una buena respuesta de frecuencia, como los condensadores monolíticos-cerámicos.
Elección y colocación del condensador
La colocación y ubicación adecuadas son muy importantes para los condensadores de alta frecuencia (chip cerámico de baja inductancia de 0.001 a 0.1 μF). Los diseñadores deben minimizar las longitudes de traza cuando sea posible para reducir la inductancia en la trayectoria desde los terminales del condensador hasta los pines de alimentación del dispositivo. Esto incluye caminos que pasan por un suelo sólido o plano de potencia (VCCINT o VCCIO)donde la inductancia de una pulgada de plano de cobre sólido es de aproximadamente 1 nH. Las vías del condensador de derivación deben enrutarse directamente a los planos de tierra, VCCINTo VCCIO. Otros tipos de condensadores (condensadores de baja frecuencia de 47 a 100 μF y condensadores de baja frecuencia de 470 a 3.300 μF) se denominan capacitancia "a granel" y se pueden montar en cualquier lugar de la placa. Sin embargo, los diseñadores deben ubicar la capacitancia masiva lo más cerca posible del dispositivo. Coloque los condensadores de derivación de alta frecuencia VCCINT o VCCIO dentro de un centímetro del pin VCCINT o VCCIO asociado en la PCB. Los condensadores de derivación de frecuencia media VCCINT o VCCIO deben colocarse a menos de 3 cm de los pines VCCINT o VCCIO.
V Capacitancia de derivaciónCCINT
En el caso de Stratix® II, las estructuras de matriz lógica individual dentro de diferentes características arquitectónicas conducen corrientes muy pequeñas (picoamps o menos) durante períodos muy cortos (< 50 ps). Aunque estas corrientes son pequeñas, cuando se suman en todo el dispositivo pueden sumar varios amperios de corriente. Teniendo en cuenta que estas transiciones de corriente diminuta pueden ocurrir cientos de millones de veces por segundo, junto con la existencia de millones de interruptores individuales que llevan a cabo estas transiciones, el cálculo del condensador de derivación se basa en un requisito promedio de almacenamiento de energía. Los valores de los condensadores de alta frecuencia se pueden aproximar con:
potencia de matriz lógica = capacitancia de matriz lógica conmutada equivalente × VCCINT2 frecuencia de reloj ×
o
capacitancia de matriz lógica conmutada equivalente = (potencia de matriz lógica) / (VCCINT2 × frecuencia de reloj)
La capacitancia de matriz lógica conmutada equivalente es la capacitancia conmutada equivalente de toda la matriz lógica Stratix II impulsada por VCCINT. Para reducir el ruido de alimentación, el condensador de derivación de la fuente de alimentación VCCINT debe ser significativamente más grande que la capacitancia equivalente de la matriz lógica conmutada. Los condensadores de derivación de alta frecuencia deben ser de 25 a 100 veces más grandes que la capacitancia equivalente de matriz lógica conmutada. Un factor de 50 resultará en una variación del 2 por ciento de VCCINT.
Capacitancia de derivación de alta frecuencia = <25 a 100> × capacitancia equivalente de matriz lógica conmutada
Cada parde V CCINT y pin de tierra debe tener un condensador de derivación de alta frecuencia. Para determinar el tamaño óptimo de cada condensador de derivación de alta frecuencia, divida la capacitancia total de derivación de alta frecuencia por el número de pinesCCINT V en el dispositivo y redondee al siguiente valor comúnmente disponible. Por lo tanto, el tamaño mínimo de cada condensadorCCINT V de alta frecuencia es:
Tamaño del condensador |
= (<25 a 100> × capacitancia equivalente de matriz lógica conmutada) / número de pinesCCINT V |
= (<25 a 100> / número de pinesCCINT V) × potencia de matriz lógica / (VCCINT2 × frecuencia de reloj) |
Considere el siguiente ejemplo:
- PotenciaCCINT del dispositivo V = 5 W
- VCCINT = 1,2 V
- Frecuencia de reloj del sistema = 150 MHz
- Multiplicador de condensador de derivación de alta frecuencia = 50
- Número de pinesCCINT V del dispositivo = 36
Tamaño del condensador |
= (50 / 36 ) x 5W / (1.2V2 x 150MHz) |
= 3.215E-08 |
|
= 0,03215E-06 |
El tamaño del condensador debe ser de al menos 0,032 μF. Dado este ejemplo, el diseñador debe seleccionar condensadores de alta frecuencia individuales al menos tan grandes.
Los condensadores de frecuencia media deben ser condensadores de tantalio de 47 μF a 100 μF. Si el tantalio no está disponible, se pueden usar condensadores electrolíticos de aluminio de baja inductancia. Los dispositivos Stratix II requieren al menos cuatro condensadores de frecuencia media montados a menos de 3 cm del dispositivo. Además, se requiere al menos un condensador de baja frecuencia (470 μF a 3300 μF) en la PCB.
V Capacitancia de derivaciónde CCIO
Al igual que las consideraciones de VCCINT, los requisitos de derivación de VCCIO también se basan en un requisito promedio de almacenamiento de energía. Las cargas impulsadas por el dispositivo FPGA o CPLD determinan el tamaño de la capacitancia conmutada equivalente. Dado que diferentes bancos de E/S pueden operar a diferentes voltajes y diferentes frecuencias de conmutación, los diseñadores deben considerar omitir las redes individualmente, utilizando las ecuaciones a continuación para determinar los requisitos de condensadores de alta frecuencia.
Para reducir la cantidad de ruidode CCIO V, la capacitancia de derivación debe ser significativamente mayor que la capacitancia de carga de salida total. La capacitancia de derivación de alta frecuencia debe ser de 25 a 100 veces la capacitancia de carga total. CadaCCIO V y par de tierra debe tener un condensador de derivación de alta frecuencia para proporcionar necesidades de corriente inmediatas cuando el dispositivo tiene un gran consumo de corriente. Las siguientes ecuaciones determinan el tamaño óptimo de cada condensador:
capacitancia de E/S conmutada equivalente (porCCIO V) |
= número de cargas × carga media por señal de salida |
capacitancia de E/S de alta frecuencia |
=<25 a 100> × capacitancia de E/S conmutada equivalente |
tamaño del condensador individual |
= capacitancia de E/S de alta frecuencia / número de pinesCCIO V en el banco |
= (<25 a 100> / número de pinesCCIO V) × número de cargas × carga media por señal de salida |
Considere el siguiente ejemplo:
- Número de cargas = 40 señales
- Valor de carga promedio = 10pF
- Multiplicador de condensador de derivación de alta frecuencia = 50
- Número de pinesCCIO V del dispositivo = 5
El tamaño del condensador debe ser de 0.004 μF. Dado este ejemplo, el diseñador debe seleccionar condensadores de alta frecuencia individuales al menos tan grandes. Se debe elegir el siguiente tamaño de condensador disponible más grande (0.047 μF o 0.01 μF).
Los condensadores de frecuencia media deben ser condensadores de tantalio de 47 μF a 100 μF. Se requiere un condensador de frecuencia media por cada dos bancosCCIO de V. Si los condensadores de tantalio no están disponibles, se pueden usar condensadores electrolíticos de aluminio de baja inductancia. Estos condensadores deben estar ubicados a menos de 3 cm de las conexiones del pinV CCIO. Por último, se requiere al menos un condensador de baja frecuencia (470 μF a 3.300 μF) en la PCB para cada nivel de voltajeV CCIO.
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.