Este ejemplo describe un diseño de multiplicador sin firmar de 8 bits con puertos de E/S registrados en VHDL. Las herramientas de síntesis detectan diseños de multiplicador en código HDL e inferencia altmult_add megafunción.
Figura 1. Diagrama de nivel superior del multiplicador sin firmar.
Descargue los archivos utilizados en este ejemplo:
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Tabla 1. Listado de puertos multiplicadores sin firmar
Descripciónnombre
| del tipo de | de | puerto |
|---|---|---|
| a, b, c, d | Entrada | Entradas de 8 bits para la unidad multiplicador |
| Clk | Entrada | Reloj |
| aclr | Entrada | Borrado asincrónico |
| Resultado | Salida | Salida de 16 bits de la unidad multiplicador-agregador |