AN 706: El mapeo de señales periféricas IP de HPS a la interfaz FPGA (PDF) le presenta el flujo de diseño necesario para enrutar un periférico del sistema de procesador físico (HPS) a través de la interfaz FPGA mediante Qsys y el software Intel® Quartus® Prime o Quartus® II. Esta nota de aplicación incluye un sencillo tutorial para demostrar cómo mapear las señales de los periféricos HPS EMAC e I2C a la interfaz FPGA. Se basa en el Diseño de referencia de hardware Dorado (GHRD) y proporciona instrucciones paso a paso sobre cómo completar el procedimiento de mapeo.
El diseño se proporciona para el siguiente kit de desarrollo Intel® FPGA:
Figura 1. Diagrama de bloques de ejemplo de diseño.
Utilizando este ejemplo de diseño
Para ejecutar este ejemplo, descargue an706-design-files.zip y descomprima en el disco duro. A continuación, siga las instrucciones de AN 706: Mapeo de señales periféricas HPS IP a la interfaz FPGA (PDF).
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .