Características de configuración

Soporte de descompresión

Algunas FPGAs admiten la descompresión de datos de configuración, lo que ahorra tiempo y espacio en la memoria de configuración. Esta característica le permite almacenar datos de configuración comprimidos en dispositivos de configuración u otra memoria y transmitir esta secuencia de bits comprimida al FPGA. Durante la configuración, el FPGA descomprime el bitstream en tiempo real y configura sus celdas CRAM.

Soporte de seguridad de diseño

Algunos FPGAs pueden descifrar una secuencia de bits de configuración mediante el algoritmo estándar de cifrado avanzado (AES). Cuando se utiliza la función de seguridad de diseño, se almacena una clave de seguridad en el FPGA. Para configurar correctamente un FPGA que tiene habilitada la característica de seguridad Design, debe configurar el FPGA con un archivo de configuración cifrado con la misma clave de seguridad. Algunas FPGAs ofrecen almacenamiento de claves de seguridad volátil y no volátil. El almacenamiento volátil de claves de seguridad requiere una batería de respaldo, pero permite actualizar la clave de seguridad. La clave de seguridad no volátil se puede almacenar en una memoria no volátil dentro del dispositivo y no requiere batería de respaldo para su almacenamiento.

• Descripción general de seguridad para dispositivos FPGA basados en SDM
• An 556: utilizando las características de seguridad de diseño de FPGAs
• Un 341: utilizando la función de seguridad de diseño en Stratix® II y Stratix® II GX FPGAs
• Un 512: utilizando la función de seguridad de diseño en Stratix® III FPGAs

Asistencia para actualización remota del sistema

Algunos dispositivos Intel tienen circuitos dedicados de actualización remota del sistema. La lógica soft (ya sea el procesador integrado Nios® II o la lógica de usuario) implementada en el dispositivo puede descargar una nueva imagen de configuración desde una ubicación remota, almacenarla en la memoria de configuración y dirigir el circuito de actualización del sistema remoto dedicado para iniciar un ciclo de reconfiguración. El circuito dedicado realiza la detección de errores durante y después del proceso de configuración, se recupera de cualquier condición de error volviendo a una imagen de configuración segura y proporciona información sobre el estado del error. Estos circuitos dedicados de actualización remota del sistema ayudan a evitar el tiempo de inactividad del sistema.

• Guía del usuario de Remote Update FPGA IP
• Diseño de referencia de actualización de sistema remoto activo en paralelo 521: Cyclone® III

Enlaces relacionados

• Dispositivos de configuración
• Manual de dispositivos Cyclone® V: Volumen 1: Interfaces e integración de dispositivos