Descripción
En los dispositivos Agilex™ 7 FPGA serie F e I, solo los pines CLK_[T,B]_*_0 pueden controlar directamente IOPLLs alimentadores de tela en los respectivos bancos de E/S.
Los pines CLK_[T,B]_*_1 pueden controlar Fabric_feeding IOPLLs en el mismo banco solo si selecciona "Refclk source is the global clock" en la PI de IOPLL.
Resolución
Esta información se incluirá en una versión futura de la Guía del usuario de Agilex™ 7 FPGA Clocking and PLL.