Debido a un problema en la versión 24.3.1 y anteriores del software Quartus® Prime Pro Edition, es posible que vea este error al utilizar los dispositivos FPGA Arria® 10 y la verificación EDCRC está habilitada en un diseño que incluye las asignaciones de ¿Por qué falla EDCRC o PR bajo ciertas condiciones cuando se usa lógica colocada en la fila Y59 en Arria® 10 GX? ¿Dispositivos SX y Cyclone® 10 GX?
Este problema se solucionará en una versión futura del software Quartus® Prime Pro Edition.