ID del artículo: 000100438 Tipo de contenido: Fe de erratas Última revisión: 10/02/2025

¿Por qué el acceso no alineado de transacciones D2H ST consecutivas no se transmitirá completamente mediante la IP DMA escalable de dispersión-recopilación?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Controlador Scatter-Gather DMA FPGA IP Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 24.3.1 y anteriores del software Quartus® Prime Pro Edition, es posible que el acceso no alineado de las transacciones D2H ST de un solo ritmo consecutivas no se transmita completamente mediante la IP DMA escalable de dispersión-recopilación. Como resultado, el puerto del dispositivo puede bloquearse y se requiere un restablecimiento parcial para reanudar las transacciones posteriores.

    Resolución

    Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.