ID del artículo: 000098817 Tipo de contenido: Resolución de problemas Última revisión: 29/05/2024

¿Por qué el pin de entrada de E/S de alto voltaje (HVIO) se atasca en lo alto en los dispositivos Agilex™ 5 FPGA?

Descripción

Debido a un problema en los parches 009, 23.4.1 y 24.1 del software Quartus® Prime Pro Edition versión 23.4.0, es posible que observe un pin de entrada HVIO atascado en lo alto en Agilex™ 5 FPGA si el diseño no incluye un transceptor y un pin RCOMP que no están conectados mientras el pin HVIO está configurado como de entrada o bidireccional. Este problema no afecta al proceso de configuración del dispositivo y el dispositivo puede entrar en modo usuario.

Resolución

Hay un parche disponible para solucionar este problema para el software Quartus® Prime Pro Edition versión 24.1. Descargue e instale el parche 0.15fw desde el archivo adjunto correspondiente a continuación.

Está previsto solucionar este problema en una versión futura del software Quartus® Prime Pro Edition.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.