Debido a un problema en la versión 23.2 del software Intel® Quartus® Prime Pro Edition, la actualización de un diseño de la versión 23.1 que incluye la Intel® FPGA Hard IP Ethernet F-Tile en la que se ha establecido el parámetro de la GUI "Usar inserción de direcciones de origen" provocará un error de "Generación de lógica compatible" en el sistema operativo Windows*.
Para evitar este problema en el software Intel® Quartus® Prime Pro Edition Software versión 23.2, realice los pasos siguientes:
- En su proyecto 23.1, busque el parámetro "bb_f_ehip_mac_txmac_saddr" en el archivo <nombre de variante ethernet>/synth/<ethernet_variant_name>.v
- En su proyecto 23.2, busque el parámetro "bb_f_ehip_mac_txmac_saddr" en el archivo <ethernet variant name>/synth/<ethernet_variant_name>.v
- Copie el valor del parámetro "bb_f_ehip_mac_txmac_saddr" de 23,1 en el valor del parámetro "bb_f_ehip_mac_txmac_saddr" de 23,2 .
- Guarde el archivo 23.2 <nombre de variante ethernet>/synth/<ethernet_variant_name>.v
- Vuelva a compilar el proyecto de versión 23.2 del software Intel® Quartus® Prime Pro Edition
Como alternativa, genere una versión limpia desde cero de la Intel® FPGA Hard IP Ethernet F-Tile en la versión 23.2 del software Intel® Quartus® Prime Pro Edition.
Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.