La FPGA soft-IP Ethernet 50G de baja latencia de F-Tile no se podrá compilar debido al uso de una restricción "vsr-mode=VSR_MODE_LOW_LOSS ", lo que provoca un error de compilación en la versión 23.2 del software Quartus® Prime Pro Edition.
A continuación se muestran las instantáneas de error.
Para solucionar este problema, cambie la configuración de alt_e50_f_hw.qsf como vsr_mode=VSR_MODE_LOW_LOSS en la versión 23.2 del software Quartus® Prime Pro Edition.