ID del artículo: 000095615 Tipo de contenido: Mensajes de error Última revisión: 20/05/2024

Error interno: subsistema: TILEIP, archivo: /quartus/db/tileip/tileip_writer.cpp, línea:3784

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Windows 11, 64-bit*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    La FPGA soft-IP Ethernet 50G de baja latencia de F-Tile no se podrá compilar debido al uso de una restricción "vsr-mode=VSR_MODE_LOW_LOSS ", lo que provoca un error de compilación en la versión 23.2 del software Quartus® Prime Pro Edition.

    A continuación se muestran las instantáneas de error.

    Resolución

    Para solucionar este problema, cambie la configuración de alt_e50_f_hw.qsf como vsr_mode=VSR_MODE_LOW_LOSS en la versión 23.2 del software Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    Mostrar todo

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.