Debido a un problema con el arranque-spl (u-boot-socfpga-v2022.07 y la versión anterior) para Intel Agilex® FPGA de SoC 7, cuando HPS EMIF se establece en velocidad trimestral en LA INTERFAZ IP y convertidor de velocidad media (HRC) de HPS EMIF, es posible que vea que la mitad mayor espacio de memoria se superpuesto con la mitad inferior del espacio de memoria.
El problema generaría un error de lectura y escritura en la memoria en U-Boot, Linux o en el inicio del sistema.
Por ejemplo, si HPS EMIF está establecido en 2 GB, siempre obtendrá los mismos datos de la dirección X en menos 1 GB y la dirección X+0x4000_0000 en 1 GB superior, como 0x1000_0000 y 0x5000_0000. Tanto HPS como el maestro de interfaz F2H verán el mismo síntoma.
El problema se corrigió en u-boot-socfpga-v2022.10. Puede actualizar U-Boot a esta versión o a la versión más reciente.
para you-boot-socfpga-v2022.07 y la versión anterior, puede aplicar el siguiente cambio para corregirlo:
https://github.com/altera-opensource/u-boot-socfpga/commit/9357894a21f4125f14db4e28910b371a4031a818