ID del artículo: 000094084 Tipo de contenido: Mensajes de error Última revisión: 01/12/2023

Error(21842): No se puede generar lógica de compatibilidad porque los componentes IP utilizados en el diseño tienen configuraciones conflictivas

Entorno

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que este error se vea en el paso de generación de lógica compatible cuando la Intel® FPGA IP PHY directa PMA/FEC F-tile establece el ancho de interfaz PMA = 10 y FIFO de interfaz F-tile = modo de compensación de fase. Según el cuadro 24. Compatibilidad con el modo directo de PMA en la arquitectura F-tile y Guía del usuario de la PI de PHY directo de PMA y FEC, cuando la modulación PMA=NRZ, el modo PMA=FGT, el modo de reloj = reloj PMA, el ancho doble/ancho simple = SW, el ancho de interfaz PMA = 10 y FIFO de interfaz F-tile deben estar en modo de registro.
    Debido a un problema en la versión 22.4 y anteriores del software Intel® Quartus® Prime Pro Edition, no se genera ningún mensaje de error al configurar esta en la Intel FPGA IP Direct PHY PMA/FEC de F-Tile.

    Resolución

    Este problema se corrigió en la versión 23.2 del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    Mostrar todo

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.