ID del artículo: 000094002 Tipo de contenido: Resolución de problemas Última revisión: 11/12/2023

¿Por qué no funciona el ejemplo de diseño de Intel® FPGA IP HDMI F-Tile con modo de enlace de velocidad fijo (FRL) y señalización diferencial minimizada de transición (TMDS) en la interfaz de video sincronizado?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 22.4 del software Intel® Quartus® Prime Pro Edition, los cambios en la IP de SystemPLL causaron que la rx_tmds_clk no alternara o se mantuviera baja.

    Si este reloj funciona correctamente, el modo de señalización diferencial minimizada de transición (TMDS) no funcionará.

    Resolución

    Hay una revisión disponible para solucionar este problema para la versión 22.4 del software Intel® Quartus® Prime Pro Edition.

    Descargue e instale el parche 0.04 desde los siguientes enlaces:

    Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    Mostrar todo

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.