ID del artículo: 000092792 Tipo de contenido: Mensajes de error Última revisión: 23/04/2024

¿Por qué la arquitectura F-Tile y la IP de PHY directo de PMA y FEC no muestran ningún error al configurar con un ancho de PMA de 16b y TX y RX de doble ancho habilitado?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un error en la arquitectura F-tile y en la IP de PHY directo de PMA y FEC, al configurar con un ancho de PMA de 16b y TX y RX de doble ancho habilitado, es posible que no vea ningún mensaje de error para la configuración seleccionada incorrectamente en la versión 22.1 del software Quartus® Prime.

    El asistente de IP no se queja y le permite generar los archivos IP.

    Durante la etapa de compilación de SLG se verán los siguientes errores.

    Error (21843): conflicto 0

    ----------------------------------------------------------------

    Error (21843): Regla: gdr_wrapper::topology_mapping_mux_rule @

    Error(21843): as.sw_topology != UX16E400GPTP_XX_DISABLED_XX_DISABLED ||

    gdr.z1577a.topology == UX16E400GPTP_XX_DISABLED_XX_DISABLED

    Error(21843): Regla:

    gdr_virtual_channel::topo_and_stream_down_to_maib_adapter_tx_and_rx_fifo_mode_and_width_rules

    @ gdr Error(21843): gdr.z1577a.topology !=

    UX16E400GPTP_XX_DISABLED_XX_DISABLED ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_es == FALSO ||

    gdr.z1577a.u_e400g_top.e400g_stream15_sys_clk_src !=

    E400G_STREAM15_SYS_CLK_SRC_XCVR ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_aib_if_fifo_mode !=

    E400G_STREAM15_TX_AIB_IF_FIFO_MODE_REGISTER ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_excvr_if_fifo_mode !=

    E400G_STREAM15_TX_EXCVR_IF_FIFO_MODE_PHASECOMP ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_primary_use !=

    E400G_STREAM15_TX_PRIMARY_USE_DIRECT_BUNDLE ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_xcvr_width en el interior

    {E400G_STREAM15_TX_XCVR_WIDTH_10,E400G_STREAM15_TX_XCVR_WIDTH_20,E400G_STREAM15_TX_XCVR_WIDTH_32}

    Error (21843): Regla: gdra_gdr_e400g_top::e400g_stream15_sys_clk_src_rule

    @ gdr.z1577a.u_e400g_top Error(21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_sys_clk_src ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_rx[0].rx_ehip.x_bb_f_ehip_rx.sys_clk_src)

    != E400G_25G_15_SYS_CLK_SRC_XCVR ||

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_es ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSO || gdr.z1577a.u_e400g_top.e400g_stream15_sys_clk_src==

    Error de E400G_STREAM15_SYS_CLK_SRC_XCVR(21843): Regla:

    gdra_gdr_e400g_top::e400g_stream15_tx_aib_if_fifo_mode_rule @

    Error de gdr.z1577a.u_e400g_top(21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_es ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSO || (gdr.z1577a.u_e400g_top.E400G_25G_15_TX_AIB_IF_FIFO_MODE ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_aib_if_fifo_mode)

    != E400G_25G_15_TX_AIB_IF_FIFO_MODE_REGISTER ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_aib_if_fifo_mode ==

    Error de E400G_STREAM15_TX_AIB_IF_FIFO_MODE_REGISTER(21843): Regla:

    gdra_gdr_e400g_top::e400g_stream15_tx_enable_rule @

    Error de gdr.z1577a.u_e400g_top(21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_primary_use ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_primary_use)

    == E400G_25G_15_TX_PRIMARY_USE_DISABLED ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_es == Error TRUE(21843): Regla:

    gdra_gdr_e400g_top::e400g_stream15_tx_excvr_if_fifo_mode_rule @

    Error de gdr.z1577a.u_e400g_top(21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_es ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSO || (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_excvr_if_fifo_mode

    ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_excvr_if_fifo_mode)

    != E400G_25G_15_TX_EXCVR_IF_FIFO_MODE_PHASECOMP ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_excvr_if_fifo_mode ==

    E400G_STREAM15_TX_EXCVR_IF_FIFO_MODE_PHASECOMP Error(21843): Regla:

    gdra_gdr_e400g_top::e400g_stream15_tx_primary_use_rule @

    Error de gdr.z1577a.u_e400g_top(21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_es ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSO || (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_primary_use ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_primary_use)

    != E400G_25G_15_TX_PRIMARY_USE_DIRECT_BUNDLE ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_primary_use ==

    Error de E400G_STREAM15_TX_PRIMARY_USE_DIRECT_BUNDLE(21843): Regla:

    gdra_gdr_e400g_top::e400g_stream15_tx_xcvr_width_rule @

    Error de gdr.z1577a.u_e400g_top(21843):

    (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_es ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_en)

    == FALSO || (gdr.z1577a.u_e400g_top.e400g_25g_15_tx_xcvr_width ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx.tx_xcvr_width)

    != E400G_25G_15_TX_XCVR_WIDTH_16 ||

    gdr.z1577a.u_e400g_top.e400g_stream15_tx_xcvr_width ==

    Error E400G_STREAM15_TX_XCVR_WIDTH_16 (21843): Variables de entrada:

    Error (21843): as.sw_topology == UX16E400GPTP_XX_DISABLED_XX_DISABLED

    Error(21843): user.bb_f_ehip_tx[0] ->

    MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx

    Error(21843): is_used == TRUE Error(21843): ubicación == E400G_25G_15

    Error(21843): sys_clk_src== SYS_CLK_SRC_XCVR Error(21843):

    tx_aib_if_fifo_mode == Error TX_AIB_IF_FIFO_MODE_REGISTER(21843): tx_en

    == Error TRUE (21843): tx_excvr_if_fifo_mode ==

    TX_EXCVR_IF_FIFO_MODE_PHASECOMP Error(21843): tx_primary_use ==

    Error TX_PRIMARY_USE_DIRECT_BUNDLE (21843): tx_xcvr_width ==

    TX_XCVR_WIDTH_16

    El problema es gdr.z1577a.u_e400g_top.e400g_stream15_tx_xcvr_width

    Dentro

    {E400G_STREAM15_TX_XCVR_WIDTH_10,E400G_STREAM15_TX_XCVR_WIDTH_20,E400G_STREAM15_TX_XCVR_WIDTH_32}

    tx_xcvr_width == TX_XCVR_WIDTH_16 no parece estar permitido.

    Resolución

    Para evitar este problema, asegúrese de que solo se generan modos compatibles, como se documenta en la sección Modos compatibles con PMA de la Guía del usuario de PI de PHY directo de PMA y FEC.

    Productos relacionados

    Este artículo se aplica a 1 productos

    Mostrar todo

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.