ID del artículo: 000092449 Tipo de contenido: Resolución de problemas Última revisión: 18/11/2024

¿Por qué veo problemas de estabilidad en el ejemplo de diseño de reconfiguración dinámica que utiliza la IP de FPGA multitasa Ethernet F-Tile con PMAs de FGT en bucle invertido externo?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 22.3 del software Quartus® Prime Pro Edition, los ejemplos de diseño de reconfiguración dinámica que utilizan la IP de FPGA de velocidad múltiple de Ethernet F-Tile en bucle invertido externo con PMAs de FGT pueden experimentar problemas de estabilidad.

    Según la variante exacta de velocidad múltiple que esté utilizando, estos problemas pueden manifestarse como discrepancias en el recuento de paquetes, fallas en la precisión de PTP, tiempos de espera listos para PTP, errores en la inicialización de PTP, valores inesperados del registro de estado de PTP, tiempos de espera listos para RX PCS, fallas de bloqueo de RX FEC o tiempos de espera válidos del paquete RX.

    Resolución

    Hay una revisión disponible para solucionar este problema para la versión 22.3 del software Quartus® Prime Pro Edition.
    Descargue e instale patch 0.11 desde el enlace correspondiente a continuación, luego vuelva a generar su archivo de programación.

    Este problema se solucionó a partir de la versión 22.4 del software Quartus Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    Mostrar todo

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.