El rango total del sector de CRAM para el Intel Agilex® 7 FPGAs es de 0 a 4159 (0X103F), mientras que el bit máximo cubierto por la Intel® FPGA IP de detección avanzada de SEU es de 4095 (0xFFF). El rango actual de detección avanzada de SEU Intel® FPGA IP (12 bits) es insuficiente para cubrir todas las posiciones de bits dentro del fotograma para los Intel Agilex® 7 FPGAs afectados.
Como resultado, se muestra un informe inexacto (0x000-0x03F) cuando el evento SEU sucede dentro del rango de bits 4096-4159. Cuando el valor de informe de errores está entre 0x000 y 0x03F, el rango de bits afectado podría ser de 0-63 o 4096-4159. Este problema también afecta a la Herramienta depurador de inyección de fallos.
Sin embargo, la detección y corrección de SEU sigue funcionando correctamente para toda la posición del bit.
Este problema se corrigió en la Intel® Quartus® Software Prime Pro Edition v23.1.