Debido a un problema en la versión 21.3 del software Intel® Quartus® Prime Pro Edition, es posible que vea este error interno al compilar diseños que están dirigidos Intel Agilex® 7 dispositivos e incluye interfaces de memoria externa Intel Agilex® 7 FPGA IP.
El error se produce cuando los pines del dispositivo asignados no son válidos debido a que los subbandos EMIF no contiguos se utilizan para las asignaciones de ubicaciones.
Para evitar este error, corrija las asignaciones de pines para crear un pin out de dispositivo válido para las interfaces de memoria externa Intel Agilex® 7 FPGA IP.
Consulte la Guía del usuario de interfaces de memoria externa Intel Agilex® FPGA IP: Intel Agilex FPGA planificación de pines y recursos de IP EMIF para crear asignaciones de pines válidas para el diseño.
Además, es posible que encuentre útiles los siguientes documentos : Agilex EMIF Pin Desherramado Tool y Agilex EMIF Pin Information Document.
Este problema se corrigió a partir de la Intel® Quartus® versión 21.4 del software Prime Pro Edition.