ID del artículo: 000087889 Tipo de contenido: Resolución de problemas Última revisión: 16/05/2024

¿Por qué veo un comportamiento inesperado en las E/S HPS dedicadas para mi diseño de FPGA de sistema integrado en chip Agilex™ 7 y ubicaciones de pines incorrectas en el informe de pines?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema en la versión 21.1 y posteriores del software Quartus® Prime Pro Edition, es posible que los pines de salida HPS dedicados se asignen incorrectamente a las ubicaciones de los pines durante la etapa de ajuste.

    Esto podría ocasionar una discrepancia entre las ubicaciones de los pines definidas en la GUI del parámetro IP de HPS en Platform Designer y el archivo .pinout generado durante la compilación y un comportamiento inesperado en tiempo de ejecución.

    Resolución

    Para evitar o evitar este problema, siga uno de estos procedimientos:

    • Agregue asignaciones de ubicación de pines a los pines de salida HPS en el archivo .qsf de acuerdo con la GUI del parámetro IP de HPS en Platform Designer O
    • Utilice el editor de asignaciones del software Quartus® Prime Pro Edition para obligar al instalador a colocar las salidas HPS en ubicaciones de pines designadas.

    Este problema se corrigió en la versión 22.2 del software Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    Mostrar todo

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.