La lógica del usuario debe obtener el número de bus y el número de dispositivo para generar TLPs correctamente, pero el número de bus y el número de dispositivo no provienen del Intel® Arria® 10 ni de la interfaz Intel® Cyclone® 10 GX Avalon®-ST para PCI Express*.
Para obtener el número de bus y el número de dispositivo, la lógica del usuario RTL debe leer en el registro cfg_busdev utilizando las señales de espacio de configuración de la capa de transacción.