ID del artículo: 000086472 Tipo de contenido: Instalación y configuración Última revisión: 31/03/2023

¿Por qué la configuración de FPGA Fabric (fase 2) falla en mi diseño de soC HPS Boot First Intel® Stratix® 10?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 18.1, la configuración de fase 2 de la estructura FPGA de HPS como parte del primer flujo de arranque de HPS en Intel Stratix® dispositivos SoC 10 podrían fallar al ejecutarse desde u-boot o Linux para grandes . Archivos RBF.

    Resolución

    El parche 0.19 para el software Intel® Quartus® Prime Pro Edition versión 18.1 está disponible para solucionar este problema. Descargue e instale el parche desde los siguientes enlaces, vuelva a compilar su proyecto Intel Quartus Prime Pro Edition Software y reconstruya el archivo de programación:

    Esto se corrigió en la versión 18.1.1 del software Intel Quartus Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de sistema integrado en chip Intel® Stratix® 10 SX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.