Debido a un problema en la versión 18.1 del software Quartus® Prime Pro Edition, la GUI del editor de parámetros IP muestra incorrectamente la opción SmartVID para VCCL_HPS en un sistema de procesador duro Stratix® 10 FPGA valor IP ->Internal Clocks and Output Clocks ->VCCL_HPS. El dispositivo de bajo consumo del sistema integrado en chip Stratix® 10 (-L) no es compatible con SmartVID.
Para evitar el problema, seleccione 0,9 V o 0,94 V en la opción Sistema de procesador duro Stratix® 10 FPGA IP -> Relojes internos y relojes de salida ->VCCL_HPS valor, cuando utilice el dispositivo de bajo consumo de energía del sistema integrado en chip Stratix® 10.