Cuando se utiliza el editor de parámetros FIFO del software Quartus® II v12.1sp1 para generar un DCFIFO y habilitar el circuito síncrono para sincronizar la señal de aclr con rclk o wclk , comprobando la opción "Agregar circuito para sincronizar la entrada "aclr" a "blolk'/'rdclk", es posible que vea la ruta de tiempo de recuperación y extracción de aclr a los registros de sincronización que se supone que se cortan de manera segura.
Agregue el siguiente comando sdc en el archivo sdc para cortar manualmente la ruta de sincronización relacionada:
set_false_path -de [get_registers <aclr register name>] a [get_registers <synchronization registers name>]