ID del artículo: 000084349 Tipo de contenido: Resolución de problemas Última revisión: 10/05/2023

La ruta de tiempo de recuperación/extracción relacionada con aclr se debe establecer como ruta falsa cuando se habilita la sincronización de restablecimiento opcional en el editor de parámetros FIFO.

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • FIFO FPGA IP Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Cuando se utiliza el editor de parámetros FIFO del software Quartus® II v12.1sp1 para generar un DCFIFO y habilitar el circuito síncrono para sincronizar la señal de aclr con rclk o wclk , comprobando la opción "Agregar circuito para sincronizar la entrada "aclr" a "blolk'/'rdclk", es posible que vea la ruta de tiempo de recuperación y extracción de aclr a los registros de sincronización que se supone que se cortan de manera segura.

    Resolución

    Agregue el siguiente comando sdc en el archivo sdc para cortar manualmente la ruta de sincronización relacionada:

    set_false_path -de [get_registers <aclr register name>] a [get_registers <synchronization registers name>]

    Productos relacionados

    Este artículo se aplica a 1 productos

    Mostrar todo

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.