Descripción
Los pines de solo entrada HLGPI[13:0] del dispositivo Cyclone® V SX comparten pines con el controlador HPS DDR. A fin de identificar la ubicación de los pines GPI, consulte la solución relacionada.
Físicamente, las señales HLGPI[13:0] están conectadas a GPIO2_porta_input[13:26] en el HPS. Puede configurar HLGPI para generar interrupciones como otros GPIO en el componente GPIO2.
Para configurar las interrupciones de GPIO, configure los siguientes registros: gpio_inten, gpio_intmask, gpio_inttype_level y los registros de gpio_int_polarity . Estos registros se pueden encontrar en el mapa de direcciones del dispositivo Cyclone V HPS en la página web de definición y mapa de direcciones del registro de Cyclone V HPS .
Resolución
.