Descripción
Puede encontrar la advertencia anterior en el panel Mensajes del sistema del editor de parámetros IP al intentar generar una instancia de IP de FPGA Ethernet 25G Stratix® 10 para un dispositivo Stratix® 10 con silicio H-Tile ES1 o ES2.
Resolución
Para evitar esta advertencia, debe apuntar a un dispositivo Stratix® 10 con H-Tile ES3 o silicio de producción al crear su proyecto en Quartus® Prime Pro Software.