Es posible que vea el siguiente error si ingresa una refclk y una tasa de datos de un transceptor de alta precisión (cantidad de lugares de iks) en un editor de parámetros PHY de transceptores en Stratix® dispositivos V GX.
Error: el parámetro PLL ATX "output_clock_frequency" está establecido en un valor ilegal
El error se debe a un control de legalidad incorrecto en las versiones de software 12.1sp1 y anteriores del software Quartus® II.
Para solucionar este problema, puede reducir la precisión de la refclk y la velocidad de datos en el editor de parámetros phy del transceptor. El ancho de banda del transceptor Tx PLL y CDR será compatible con su requisito real.
Este problema se resolverá en una versión futura del software Quartus II.