ID del artículo: 000080539 Tipo de contenido: Mensajes de error Última revisión: 18/04/2023

Error: el parámetro PLL ATX "output_clock_frequency" está establecido en un valor ilegal

Entorno

  • Software de diseño Intel® Quartus® Prime
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que vea el siguiente error si ingresa una refclk y una tasa de datos de un transceptor de alta precisión (cantidad de lugares de iks) en un editor de parámetros PHY de transceptores en Stratix® dispositivos V GX.

    Error: el parámetro PLL ATX "output_clock_frequency" está establecido en un valor ilegal

    El error se debe a un control de legalidad incorrecto en las versiones de software 12.1sp1 y anteriores del software Quartus® II.

    Resolución

    Para solucionar este problema, puede reducir la precisión de la refclk y la velocidad de datos en el editor de parámetros phy del transceptor. El ancho de banda del transceptor Tx PLL y CDR será compatible con su requisito real.

    Este problema se resolverá en una versión futura del software Quartus II.

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.