ID del artículo: 000080422 Tipo de contenido: Resolución de problemas Última revisión: 23/11/2024

¿Por qué la IP dura de H-Tile para Ethernet FPGA IP Core no pudo generar el ejemplo de diseño?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • H-tile Hard IP para Ethernet FPGA IP Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema en la versión 19.2 del software Quartus® Prime Pro Edition, la IP dura de H-Tile para Ethernet FPGA IP Core no generará un ejemplo de diseño si el kit de desarrollo de destino está establecido en NONE.

    Resolución

    Para evitar este problema en la versión 19.2 del software Quartus® Prime Pro Edition, establezca elkit de desarrollo T arget en el kit que cuenta con el dispositivo más cercano al dispositivo de su proyecto.

    Este problema se solucionó a partir de la versión 19.3 del software Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    Mostrar todo

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.