ID del artículo: 000079288 Tipo de contenido: Resolución de problemas Última revisión: 23/05/2023

¿Cuál es el tamaño de la memoria caché de instrucciones en el controlador HPS DMA en Cyclone® V y en los dispositivos Arria® V SoC?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • DMA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    El tamaño de la memoria caché de instrucciones del ARM DMA-330 IP en Cyclone® y Arria® serie V SoC es de 512 bytes.

    El tamaño de la línea de caché es de 8 palabras (4 bytes cada una), lo que produce un tamaño de línea de 32 bytes.

    Hay un total de 16 líneas de caché, lo que da un total de 512 bytes.

    Resolución

    Esta información se agregó en Cyclone manuales de referencia técnica de HPS V y Arria V.

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA de sistema integrado en chip Cyclone® V SX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.