ID del artículo: 000079213 Tipo de contenido: Información y documentación sobre productos Última revisión: 15/08/2023

¿Cómo conecto las señales del ALTDQ_DQS2 FIFO de lectura dura?

Entorno

  • Software Intel® Quartus® II
  • ALTDQ_DQS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    ¿Cómo conecto las señales del ALTDQ_DQS2 FIFO de lectura dura?

    Resolución

    El FIFO de lectura dura ALTDQ_DQS2 tiene los siguientes puertos, como se describe a continuación:

    lfifo_rden: entrada de datos para Read FIFO Read Enable. Esta señal es el token de habilitación de lectura completa generado por la lógica de usuario y se afirma para la duración de la ráfaga de lectura deseada.

    rfifo_reset_n: restablecimiento bajo activo al FIFO de lectura.

    vfifo_qvld: Esta señal se utiliza como habilita la escritura en el FIFO de lectura en todos los casos en que la luz estroboscópica de captura no sea bidireccional.

    Productos relacionados

    Este artículo se aplica a 11 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA de sistema integrado en chip Cyclone® V SE

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.