La desadución de PHASEDONE (baja) es sincrónica a la elevación del borde SCANCLK y phasedone (alta) es asincrónico a SCANCLK en el Intel® FPGA IP ALTPLL.
N/A
La desadución de PHASEDONE (baja) es sincrónica a la elevación del borde SCANCLK y phasedone (alta) es asincrónico a SCANCLK en el Intel® FPGA IP ALTPLL.
N/A
1
Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.