ID del artículo: 000078427 Tipo de contenido: Resolución de problemas Última revisión: 04/04/2023

¿Los dispositivos Intel® Cyclone® IV GX admiten compatibilidad con reloj de referencia de extremo único en IO Bank 3B y 8B?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Los pines positivos REFCLK/DIFFCLK de un solo extremo del banco 3B o del banco 8B no se pueden enrutar al núcleo FPGA. Esto se debe a que no existe ninguna ruta de enrutamiento entre los pines de reloj y el núcleo FPGA. Verá un error de ajustador del software Quartus® II si se agrega la asignación de pines anterior al diseño.

 

 

 

 

Resolución

Los pines positivos REFCLK/DIFFCLK de un solo extremo se pueden enrutar solo a MPLL5, MPLL6, MPLL7 y MPLL8 cuando se utilizan estos PLLs para aplicaciones que no son de transceptores.

Productos relacionados

Este artículo se aplica a 1 productos

Mostrar todo

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.