Los pines positivos REFCLK/DIFFCLK de un solo extremo del banco 3B o del banco 8B no se pueden enrutar al núcleo FPGA. Esto se debe a que no existe ninguna ruta de enrutamiento entre los pines de reloj y el núcleo FPGA. Verá un error de ajustador del software Quartus® II si se agrega la asignación de pines anterior al diseño.
Los pines positivos REFCLK/DIFFCLK de un solo extremo se pueden enrutar solo a MPLL5, MPLL6, MPLL7 y MPLL8 cuando se utilizan estos PLLs para aplicaciones que no son de transceptores.