Cuando conecta dos controladores de memoria dura (HMC) DDR3 situados en los bordes superior e inferior y utiliza pll_afi_half_clk como reloj del puerto MPFE, puede obtener violaciones de la sincronización de configuración del núcleo entre las rutas bonding_in_* y bonding_out_*.
Aunque se permite que el reloj MPFE funcione hasta la mitad de la frecuencia del controlador de memoria dura, la frecuencia máxima de reloj MPFE depende del desempeño del tejido central. El recorrido de bonding_out_* a bonding_in_* se enruta a través del tejido central y es demasiado largo, lo que ocasiona una violación de la sincronización.
Disminuya la frecuencia de reloj de MPFE para lograr el cierre de sincronización y aumente el ancho de datos del puerto MPFE para mantener el mismo ancho de banda en la interfaz de memoria.