ID del artículo: 000076326 Tipo de contenido: Resolución de problemas Última revisión: 08/02/2023

¿Hay algún problema con la descripción del pin nIO_PULLUP en las pautas de conexión de la familia de dispositivos Intel® Arria® 10?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

En el documento Intel® Arria® 10 Device Family Pin Connection Guidelines versión 2018.3.30 y anteriores, la descripción de la nIO_PULLUP pin indica "Si ata este pin a VCC, asegúrese de que todos los pines de E/S y los pines de E/S de doble propósito estén en la lógica 0 antes y durante la configuración". Esto es incorrecto. Los pines de E/S se pueden llevar a la lógica 0 o 1 después de POR.

 

Resolución

El documento de pautas de conexión de pin de la familia de dispositivos Intel® Arria® 10 se actualizará en la versión 2019.07.01 para indicar que los pines de E/S y los pines de E/S doble purpse se pueden llevar a logic-0 o logic-1 después de POR.

Productos relacionados

Este artículo se aplica a 3 productos

Mostrar todo

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.