En el documento Intel® Arria® 10 Device Family Pin Connection Guidelines versión 2018.3.30 y anteriores, la descripción de la nIO_PULLUP pin indica "Si ata este pin a VCC, asegúrese de que todos los pines de E/S y los pines de E/S de doble propósito estén en la lógica 0 antes y durante la configuración". Esto es incorrecto. Los pines de E/S se pueden llevar a la lógica 0 o 1 después de POR.
El documento de pautas de conexión de pin de la familia de dispositivos Intel® Arria® 10 se actualizará en la versión 2019.07.01 para indicar que los pines de E/S y los pines de E/S doble purpse se pueden llevar a logic-0 o logic-1 después de POR.